CN113437133A - 一种耐二次击穿的功率双极晶体管 - Google Patents
一种耐二次击穿的功率双极晶体管 Download PDFInfo
- Publication number
- CN113437133A CN113437133A CN202110689498.7A CN202110689498A CN113437133A CN 113437133 A CN113437133 A CN 113437133A CN 202110689498 A CN202110689498 A CN 202110689498A CN 113437133 A CN113437133 A CN 113437133A
- Authority
- CN
- China
- Prior art keywords
- region
- collector
- base
- emitter
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 81
- 238000011156 evaluation Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005755 formation reaction Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000004088 simulation Methods 0.000 claims description 4
- 230000002787 reinforcement Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 15
- 238000009826 distribution Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种耐二次击穿的功率双极晶体管，包括：集电极欧姆接触区设置在最底部，在集电极欧姆接触区上设置集电极P+区，在集电极P+区上设置集电极P‑区；在集电极P‑区上设置基极n区，在集电极P‑区与基极n区之间形成集电极‑基极p‑n结区；在基极n区内设置发射极区，在基极n区与发射极区之间形成发射极‑基极p‑n结区；在基极n区上设置介电薄膜，在介电薄膜上间隔设置基极欧姆接触区及发射极欧姆接触区；在基极n区内从左至右还包括基极‑集电极p‑n结区、附加掺杂集电极区。增加功率双极晶体管对二次击穿的耐受能力，采用过电压保护阈值可调节的设计，减小器件的输出容量以得到功率双极晶体管结构简化，缩小功率双极晶体管的尺寸。
Description
技术领域
本发明涉及晶体管技术领域，特别涉及一种耐二次击穿的功率双极晶体管。
背景技术
众所周知，在集电极电路中具有感性负载的电路中的晶体管的操作与在晶体管关闭时发生的较大的过电压相关，这种过电压会导致反向二次击穿和晶体管故障。通常有以下几种保护晶体管免受过压影响的方法。
现有技术1，已知的具有过压保护的集成晶体管，其中将一个附加的保护晶体管用于过压保护，其中包括第一导电类的集电极和发射极区域，与第一导电类相反的第二导电类的基极区域以及一个高掺杂区位于与发射极底部相邻的基极区域中，具有与基极相同导电类型，并且集电极区域对于主晶体管和保护晶体管是公用的，保护晶体管的发射极连接到主晶体管的基极晶体管，并且保护晶体管的基极具有漂浮电势。保护晶体管的集电极和发射极之间的基极开路的击穿电压小于集电极和主晶体管的基极之间的p-n结的击穿电压。如果发生过压，则保护性垂直双极晶体管会导通，从而稳定主晶体管的集电极-基极电压，即提供过压保护。然而，在该已知器件中使用的至少两个晶体管的结构以及它们使用金属总线的电连接具有以下缺点：1.保护晶体管占据一定面积，这增加了器件的总面积。随着主晶体管功率的增加，也有必要增加保护晶体管的面积，即对于功率晶体管而言，器件的尺寸显着增加。2.保护晶体管的电容以及由集电极和连接主晶体管和保护晶体管电极的金属化层形成的金属-电介质-半导体电容器的电容与主晶体管的基极-集电极结并联连接，从而导致器件电容量的增加。
现有技术2中，具有p-n结的半导体器件的已知设计，是由第一导电类型的半导体衬底，与第一导电类相反的第二导电类型的有源格区组成，该有源区在衬底中形成并通过电极连接，第二导电类的保护环区域围绕有源格的区域并连接到有源格的电极。在这种设计中，通过改变保护环路的扩散深度来调节器件的击穿电压，以便在过压期间使击穿发生在保护环的区域，从而在有源环的p-n结处保证电压稳定。这种具有保护环系统的设计具有以下缺点：1.保护环在有源格之外区域占据了很大的面积，这大大增加了晶体管的面积。2.由保护环路和半导体衬底形成的电容与有源格的电容并联连接，这显着增加了器件的电容量。
现有技术3中，有一晶体管包含有第一导电类型的集电极区域，有第二导电类型的第一基极区域与集电极区相邻，具有第一类型的导电性的第一发射极区域，与第一基极区域相邻，具有第一类的导电性的第二发射极区域，具有第二类的导电性的第二基极区域，与第一基极区域相邻。第二发射极区和第二集电极区以及集电极区和第二发射极区通过电极欧姆连接到第一基极区，并且第二基极区采用漂浮设计并且是作为第一基极区的分隔环。在这种情况下，在第二基极区域内形成的晶体管结构的集电极和发射极之间的击穿电压小于主晶体管的集电极和发射极之间的击穿电压，这在过电压期间在主晶体管上提供了电压稳定。然而，第二基极区必须足够宽以在其中形成第二发射极并提供与发射极的接触，也就是说，它必须占据较大的面积，并且与将第二发射极连接到第一基极的金属总线一样，增加晶体管的电容。另外，在已知的设计中，第一和第二基极区，第一和第二发射极区以相同的工艺流程形成，因此，由于击穿电压的主晶体管的集电极-基极的工艺偏差(例如集电极电阻率的分散)，将相应地改变辅助保护晶体管的击穿电压，即过压保护阈值不可调节，而已知的应用则需要保持预设的最大电压，例如在汽车电子产品的应用中。
发明内容
本发明旨在至少一定程度上解决上述技术中的技术问题之一。为此，本发明的目的在于提出一种耐二次击穿的功率双极晶体管，以增加功率双极晶体管对二次击穿的耐受能力，采用过电压保护阈值可调节的设计，同时减小器件的输出容量以得到功率双极晶体管结构简化。同时，通过减小分隔环宽度来缩小功率双极晶体管的尺寸。
为达到上述目的，本发明实施例提出了一种耐二次击穿的功率双极晶体管，包括：
基极欧姆接触区、发射极欧姆接触区、发射极区、基极-集电极p-n结区、附加掺杂集电极区、介电薄膜、发射极-基极p-n结区、基极n区、集电极欧姆接触区、集电极-基极p-n结区、集电极P-区及集电极P+区；其中，
所述集电极欧姆接触区设置在最底部，在所述集电极欧姆接触区上设置集电极P+区，所述集电极P+区作为第一导电类型的高电阻集电极区域；在所述集电极P+区上设置集电极P-区，所述集电极P-区作为第一导电类型的低电阻集电极区域；在所述集电极P-区上设置所述基极n区，所述基极n区为第二导电类型；在所述集电极P-区与所述基极n区之间形成集电极-基极p-n结区；在所述基极n区内设置所述发射极区，所述发射极区为第一导电类型，在所述基极n区与所述发射极区之间形成发射极-基极p-n结区；在所述基极n区上设置所述介电薄膜，在所述介电薄膜上间隔设置所述基极欧姆接触区及所述发射极欧姆接触区；在所述基极n区内从左至右还包括基极-集电极p-n结区、附加掺杂集电极区；所述附加掺杂集电极区包括的附加掺杂，为第一导电类型的杂质。
根据本发明的一些实施例，所述附加掺杂集电极区的掺杂深度不超过发射极-基极p-n结区的深度。
根据本发明的一些实施例，还包括基于预设规则，计算所述附加掺杂集电极区的附加掺杂在附加掺杂集电极区的浓度：
N1＝N2(U1/U2)4/3
其中，N1为附加掺杂在附加掺杂集电极区的浓度；N2为附加掺杂在集电极P-区的浓度；U1为集电极和发射极之间的击穿电压，是在附加掺杂集电极区形成之间检测的；U2为附加掺杂集电极区中的基极-集电极p-n结区的击穿电压。
根据本发明的一些实施例，所述功率双极晶体管的制作方法：
S1、在掺杂半导体材料的衬底上形成p型外延层；所述p型外延层从下至上包括集电极P+区及集电极P-区；
S2、基于标准的光刻和扩散技术在所述集电极P-区上形成基极n区，在所述集电极P-区与所述基极n区的交界处形成集电极-基极p-n结区；
S3、在所述基极n区中形成梳子型的p型区域，作为发射极区；在发射极区与基极n区的交界处形成发射极-基极p-n结区；
S4、基于光刻技术、蚀刻技术及扩散的标准方法，在距离所述基极n区与集电极P-区的预设距离处进行附加掺杂，形成附加掺杂集电极区；
S5、基于标准工艺流层淀积介电薄膜，最后形成基极欧姆接触区、发射极欧姆接触区及集电极欧姆接触区。
根据本发明的一些实施例，所述衬底的电阻率为ρ＝0.005Ohm·cm。
根据本发明的一些实施例，所述p型外延层的电阻率为ρ＝12Ohm·cm，厚度为30um。
根据本发明的一些实施例，所述预设规则为附加掺杂的基极区域中的集电极-基极p-n结区的击穿电压不超过在附加掺杂的集电极区域之外集电极区和发射极区之间的击穿电压。
根据本发明的一些实施例，还包括连接强度检测模块，设置在所述介电薄膜与所述发射极欧姆接触区的连接处，用于计算所述介电薄膜与所述发射极欧姆接触区的连接强度评价值，并判断是否小于预设评价值，在确定所述连接强度评价值小于预设评价值时，对所述连接处进行加强处理；
所述计算所述介电薄膜与所述发射极欧姆接触区的连接强度评价值S：
其中，α为所述介电薄膜与所述发射极欧姆接触区的连接区域对连接强度评价值的权重系数；H1为介电薄膜的高度；H2为发射极欧姆接触区的高度；W0为介电薄膜与发射极欧姆接触区的重合宽度；W1为介电薄膜的宽度；W2为发射极欧姆接触区的宽度；β为所有焊点特征点为中心的预设范围的面积占有率对连接强度评价值的权重系数，α+β＝1；D(x，y)为在所述介电薄膜与所述发射极欧姆接触区的连接区域上的以焊点特征点(x，y)为中心的预设范围的面积；A0为所述介电薄膜与所述发射极欧姆接触区的连接区域的面积。
根据本发明的一些实施例，还包括：
扫描模块，用于对所述功率双极晶体管进行扫描，获取各组成部分的点云数据；
模型建立模块，与所述扫描模块连接，用于接收所述扫描模块发送的点云数据，根据所述各组成部分的点云数据建立所述功率双极晶体管的器件模型；
模拟模块，与所述模型建立模块连接，用于模拟对所述器件模型加载不断增大的击穿电压，并检测所述功率双极晶体管的各组成部分的参数值，并判断是否达到对应组成部分的参数阈值；在确定存在一个组成部分的参数值达到参数阈值时，确定所述功率双极晶体管的最大击穿电压；
确定模块，与所述模拟模块连接，用于将所述模拟模块确定的最大击穿电压与最大击穿电压阈值进行比较，在确定最大击穿电压小于最大击穿电压阈值时，确定所述功率双极晶体管不合格。
本发明的有益效果：允许使用更小的器件面积(减少了器件面积达百分之三十以上)，以达到更高的二次击穿能量，并且击穿电压的分布均匀收敛。减小了基极-集电极结的电容，并简化了器件设计，为电路提供了更为有效的过压保护。应用范围广，不仅可以用于硅基的双极型晶体管及相关的集成电路，也可以推广应用于其它类型的半导体器件与集成电路，如化合物半导体器件与集成电路(如碳化硅,氮化镓,砷化镓等)。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1是根据本发明一个实施例的一种耐二次击穿的功率双极晶体管的剖面示意图。
附图标记：
基极欧姆接触区1、发射极欧姆接触区2、发射极区3、基极-集电极p-n结区4、附加掺杂集电极区5、介电薄膜6、发射极-基极p-n结区7、基极n区8、集电极欧姆接触区9、集电极-基极p-n结区10、集电极P-区11、集电极P+区12。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明涉及半导体器件，尤其涉及在集电极电路中具有感性负载的电路中工作的耐二次击穿的功率双极晶体管。
如图1所示，本发明实施例提出了一种耐二次击穿的功率双极晶体管，包括：
基极欧姆接触区1、发射极欧姆接触区2、发射极区3、基极-集电极p-n结区4、附加掺杂集电极区5、介电薄膜6、发射极-基极p-n结区7、基极n区8、集电极欧姆接触区9、集电极-基极p-n结区10、集电极P-区11及集电极P+区12；其中，
所述集电极欧姆接触区9设置在最底部，在所述集电极欧姆接触区9上设置集电极P+区12，所述集电极P+区12作为第一导电类型的高电阻集电极区域；在所述集电极P+区12上设置集电极P-区11，所述集电极P-区11作为第一导电类型的低电阻集电极区域；在所述集电极P-区11上设置所述基极n区8，所述基极n区8为第二导电类型；在所述集电极P-区11与所述基极n区8之间形成集电极-基极p-n结区10；在所述基极n区8内设置所述发射极区3，所述发射极区3为第一导电类型，在所述基极n区8与所述发射极区3之间形成发射极-基极p-n结区7；在所述基极n区8上设置所述介电薄膜6，在所述介电薄膜6上间隔设置所述基极欧姆接触区1及所述发射极欧姆接触区2；在所述基极n区8内从左至右还包括基极-集电极p-n结区4、附加掺杂集电极区5；所述附加掺杂集电极区5包括的附加掺杂，为第一导电类型的杂质。
根据本发明的一些实施例，所述附加掺杂集电极区5的掺杂深度不超过发射极-基极p-n结区7的深度。
根据本发明的一些实施例，还包括基于预设规则，计算所述附加掺杂集电极区5的附加掺杂在附加掺杂集电极区5的浓度：
N1＝N2(U1/U2)4/3
其中，N1为附加掺杂在附加掺杂集电极区5的浓度；N2为附加掺杂在集电极P-区11的浓度；U1为集电极和发射极之间的击穿电压，是在附加掺杂集电极区5形成之间检测的，是在附加掺杂集电极区5形成之间检测的；U2为附加掺杂集电极区5中的基极-集电极p-n结区4的击穿电压。
根据本发明的一些实施例，所述功率双极晶体管的制作方法：
S1、在掺杂半导体材料的衬底上形成p型外延层；所述p型外延层从下至上包括集电极P+区12及集电极P-区11；
S2、基于标准的光刻和扩散技术在所述集电极P-区11上形成基极n区8，在所述集电极P-区11与所述基极n区8的交界处形成集电极-基极p-n结区10；
S3、在所述基极n区8中形成梳子型的p型区域，作为发射极区3；在发射极区3与基极n区8的交界处形成发射极-基极p-n结区7；
S4、基于光刻技术、蚀刻技术及扩散的标准方法，在距离所述基极n区8与集电极P-区11的预设距离处进行附加掺杂，形成附加掺杂集电极区5；
S5、基于标准工艺流层淀积介电薄膜6，最后形成基极欧姆接触区1、发射极欧姆接触区2及集电极欧姆接触区9。
根据本发明的一些实施例，所述衬底的电阻率为ρ＝0.005Ohm·cm。
根据本发明的一些实施例，所述p型外延层的电阻率为ρ＝12Ohm·cm，厚度为30um。
根据本发明的一些实施例，所述预设规则为附加掺杂的基极n区8域中的集电极-基极p-n结区10的击穿电压不超过在附加掺杂的集电极区域之外集电极区和发射极区3之间的击穿电压。
本发明提出的一种耐二次击穿的功率双极晶体管，包含具有第一导电类型的集电极区，所述集电极区包括集电极P-区11及集电极P+区12，第二导电类型的基极n区8，基极n区8与集电极区相邻并形成集电极-基极p-n结区10；还具有第一导电类型的发射极区3，与基极n区8相邻并形成发射极-基极p-n结区7，附加掺杂集电极区5与器件的平面和基极n区8相邻；用第一导电类型的杂质做附加掺杂，掺杂深度不超过发射极-基极p-n结区7的深度，并且在附加掺杂的集电极区域中第一导电类型杂质的浓度使得经过附加掺杂的集电极区域中的基极-集电极p-n结区4的击穿电压不超过附加掺杂的集电极区域之外的集电极与发射极之间的击穿电压，并且根据达林顿电路原理采用晶体管复合设计。集电极区，被附加掺杂有第一类导电性的杂质。晶体的表面由电介质薄膜保护，其中有分别用于与发射极和基极欧姆接触的窗口，与集电极区的欧姆接触在晶体的下表面形成。
保护功率双极晶体管的功能由器件水平外围近表面的晶体管发射极-基极-集电极的结构来执行，并受附加掺杂集电极区5域深度的限制，由有第一类型导电性的杂质进行附加掺杂。
功率双极晶体管的工作原理：在功率双极晶体管存在过电压时，基极-集电极p-n结区4在由存在附加掺杂P型层(即附加掺杂集电极区5)深度限制的区域内被击穿。集电极-发射极电路中出现的电流会自动使垂直晶体管的发射极-基极p-n结区7沿正向偏置。在这种情况下，垂直晶体管以低于垂直晶体管的集电极-发射极的击穿电压的电压在有源模式下运作。在本发明的设计中，保护功率双极晶体管在主晶体管所在的基极n区8形成，不需要在主晶体管之外形成额外的基极和发射极，也不需要与任何金属电极连接，这就减少了已知晶体管设计的器件面积和输出电容。另外，可以在任何设定的范围内调节集电极的附加掺杂集电极区5近表面层中的杂质浓度值，这就提供了对过电压保护阈值的有效调节手段。
对功率双极晶体管的制造工艺：
S1、在掺杂半导体材料的衬底上形成p型外延层；所述p型外延层从下至上包括集电极P+区12及集电极P-区11；
S2、基于标准的光刻和扩散技术在所述集电极P-区11上形成基极n区8，在所述集电极P-区11与所述基极n区8的交界处形成集电极-基极p-n结区10；
S3、在所述基极n区8中形成梳子型的p型区域，作为发射极区3；在发射极区3与基极n区8的交界处形成发射极-基极p-n结区7；
此时通过已知方法，在已形成的晶体管结构的基极与集电极之间以及发射极与集电极之间测量击穿电压。
S4、基于光刻技术、蚀刻技术及扩散的标准方法，在距离所述基极n区8与集电极P-区11的预设距离处进行附加掺杂，形成附加掺杂集电极区5；
控制掺杂深度不超过发射极-基极的深度，计算掺杂深度时需要考虑到集电极P-区11的电阻率以及基极-集电极和发射极-集电极p-n结的击穿电压的测试结果，测试是在发射极形成之后进行的。
S5、基于标准工艺流层淀积介电薄膜6，最后形成基极欧姆接触区1、发射极欧姆接触区2及集电极欧姆接触区9。
然后，使用标准工艺流层淀积介电材料薄膜，通过光刻与离子刻蚀形成基极n区8，发射极区3与集电极区的接触窗口，溅射金属层并通过光刻与离子刻蚀形成与基极n区8，发射极区3和集电极区的欧姆接触。
本发明提出的功率双极晶体管与现有技术3中公开的晶体管做比较，如表1所示：
表1
设计原型为现有技术3中公开的晶体管，新型设计方案1-2为本发明提出的功率双极晶体管，经比较可知，功率双极晶体管允许使用更小的器件面积，以达到更高的二次击穿能量，并且击穿电压的分布均匀收敛，减小了基极-集电极结的电容，并简化了器件设计，使原型设计遇到的问题得以解决。
本发明提出的是基于p-n-p型晶体管，同样的设计为n-p-n晶体管也具有相同的有益效果。
本发明公开的功率双极晶体管根据达林顿电路原理形成复合型双极晶体管并获得高电流增益。
本发明的有益效果：允许使用更小的器件面积(减少了器件面积达百分之三十以上)，以达到更高的二次击穿能量，并且击穿电压的分布均匀收敛。减小了基极-集电极结的电容，并简化了器件设计，为电路提供了更为有效的过压保护。应用范围广，不仅可以用于硅基的双极型晶体管及相关的集成电路，也可以推广应用于其它类型的半导体器件与集成电路，如化合物半导体器件与集成电路(如碳化硅,氮化镓,砷化镓等)。
在对功率双极晶体管推广时的关键点在于：
(1)根据产品应用的需要，如器件功率，击穿电压，二次反向击穿电压，开关参数等建立器件模型。
(2)根据器件模型确定所需采用的材料与器件类别以及相应的工艺流程，如采用硅基或化合物半导体材料(如氮化镓，砷化镓，碳化硅等)，采用常用的功率双极晶体管，扩散型或横向扩散型双极互补金属氧化物半导体场效应(BI CMOS)器件等。
(3)对基于器件模型设计生产的器件进行全功率与频率范围的参数测试以确定器件的需改进环节，如低击穿电压的击穿电场分布等。
(4)根据器件的薄弱环节改进器件的总体或局部结构及相应的工艺流程，如对于低击穿电压，则可以采用本发明的方法通过改变器件结构及载流子浓度的梯度分布从而改变器件击穿电压的场强分布以达到增强器件性能的效果。
(5)将器件改进后的测试与分析结果反馈至器件模型，建立新的数据库及新的器件与电路模型。
根据本发明的一些实施例，还包括连接强度检测模块，设置在所述介电薄膜与所述发射极欧姆接触区的连接处，用于计算所述介电薄膜与所述发射极欧姆接触区的连接强度评价值，并判断是否小于预设评价值，在确定所述连接强度评价值小于预设评价值时，对所述连接处进行加强处理；
所述计算所述介电薄膜与所述发射极欧姆接触区的连接强度评价值S：
其中，α为所述介电薄膜与所述发射极欧姆接触区的连接区域对连接强度评价值的权重系数；H1为介电薄膜的高度；H2为发射极欧姆接触区的高度；W0为介电薄膜与发射极欧姆接触区的重合宽度；W1为介电薄膜的宽度；W2为发射极欧姆接触区的宽度；β为所有焊点特征点为中心的预设范围的面积占有率对连接强度评价值的权重系数，α+β＝1；D(x，y)为在所述介电薄膜与所述发射极欧姆接触区的连接区域上的以焊点特征点(x，y)为中心的预设范围的面积；A0为所述介电薄膜与所述发射极欧姆接触区的连接区域的面积。
上述技术方案的工作原理及有益效果：还包括连接强度检测模块，设置在所述介电薄膜与所述发射极欧姆接触区的连接处，用于计算所述介电薄膜与所述发射极欧姆接触区的连接强度评价值，并判断是否小于预设评价值，在确定所述连接强度评价值小于预设评价值时，对所述连接处进行加强处理；保证介电薄膜与所述发射极欧姆接触区的高强度连接，降低故障率，提高功率双极晶体管的可靠性。根据介电薄膜的高度、发射极欧姆接触区的高度、在所述介电薄膜与所述发射极欧姆接触区的连接区域上的以焊点特征点为中心的预设范围的面积等参数准确计算出所述介电薄膜与所述发射极欧姆接触区的连接强度评价值，提高了判断连接强度评价值与预设评价值大小的准确性。
根据本发明的一些实施例，还包括：
扫描模块，用于对所述功率双极晶体管进行扫描，获取各组成部分的点云数据；
模型建立模块，与所述扫描模块连接，用于接收所述扫描模块发送的点云数据，根据所述各组成部分的点云数据建立所述功率双极晶体管的器件模型；
模拟模块，与所述模型建立模块连接，用于模拟对所述器件模型加载不断增大的击穿电压，并检测所述功率双极晶体管的各组成部分的参数值，并判断是否达到对应组成部分的参数阈值；在确定存在一个组成部分的参数值达到参数阈值时，确定所述功率双极晶体管的最大击穿电压；
确定模块，与所述模拟模块连接，用于将所述模拟模块确定的最大击穿电压与最大击穿电压阈值进行比较，在确定最大击穿电压小于最大击穿电压阈值时，确定所述功率双极晶体管不合格。
上述技术方案的工作原理及有益效果：扫描模块，用于对所述功率双极晶体管进行扫描，获取各组成部分的点云数据；模型建立模块，与所述扫描模块连接，用于接收所述扫描模块发送的点云数据，根据所述各组成部分的点云数据建立所述功率双极晶体管的器件模型；模拟模块，与所述模型建立模块连接，用于模拟对所述器件模型加载不断增大的击穿电压，并检测所述功率双极晶体管的各组成部分的参数值，并判断是否达到对应组成部分的参数阈值；在确定存在一个组成部分的参数值达到参数阈值时，确定所述功率双极晶体管的最大击穿电压。基于对器件模型进行模拟加载不断增大的击穿电压的方法，实时监测各组成部分的参数值，准确确定出最大击穿电压，基于确定模块，在确定最大击穿电压小于最大击穿电压阈值时，确定所述功率双极晶体管不合格，实现对功率双极晶体管的有效监测，提高了对功率双极晶体管的性能的检测的准确性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种耐二次击穿的功率双极晶体管，其特征在于，包括：基极欧姆接触区、发射极欧姆接触区、发射极区、基极-集电极p-n结区、附加掺杂集电极区、介电薄膜、发射极-基极p-n结区、基极n区、集电极欧姆接触区、集电极-基极p-n结区、集电极P-区及集电极P+区；其中，
所述集电极欧姆接触区设置在最底部，在所述集电极欧姆接触区上设置集电极P+区，所述集电极P+区作为第一导电类型的高电阻集电极区域；在所述集电极P+区上设置集电极P-区，所述集电极P-区作为第一导电类型的低电阻集电极区域；在所述集电极P-区上设置所述基极n区，所述基极n区为第二导电类型；在所述集电极P-区与所述基极n区之间形成集电极-基极p-n结区；在所述基极n区内设置所述发射极区，所述发射极区为第一导电类型，在所述基极n区与所述发射极区之间形成发射极-基极p-n结区；在所述基极n区上设置所述介电薄膜，在所述介电薄膜上间隔设置所述基极欧姆接触区及所述发射极欧姆接触区；在所述基极n区内从左至右还包括基极-集电极p-n结区、附加掺杂集电极区；所述附加掺杂集电极区包括的附加掺杂，为第一导电类型的杂质。
2.如权利要求1所述的耐二次击穿的功率双极晶体管，其特征在于，所述附加掺杂集电极区的掺杂深度不超过发射极-基极p-n结区的深度。
3.如权利要求1所述的耐二次击穿的功率双极晶体管，其特征在于，还包括基于预设规则，计算所述附加掺杂集电极区的附加掺杂在附加掺杂集电极区的浓度：
N1＝N2(U1/U2)4/3
其中，N1为附加掺杂在附加掺杂集电极区的浓度；N2为附加掺杂在集电极P-区的浓度；U1为集电极和发射极之间的击穿电压，是在附加掺杂集电极区形成之间检测的；U2为附加掺杂集电极区中的基极-集电极p-n结区的击穿电压。
4.如权利要求1所述的耐二次击穿的功率双极晶体管，其特征在于，所述功率双极晶体管的制作方法：
S1、在掺杂半导体材料的衬底上形成p型外延层；所述p型外延层从下至上包括集电极P+区及集电极P-区；
S2、基于标准的光刻和扩散技术在所述集电极P-区上形成基极n区，在所述集电极P-区与所述基极n区的交界处形成集电极-基极p-n结区；
S3、在所述基极n区中形成梳子型的p型区域，作为发射极区；在发射极区与基极n区的交界处形成发射极-基极p-n结区；
S4、基于光刻技术、蚀刻技术及扩散的标准方法，在距离所述基极n区与集电极P-区的预设距离处进行附加掺杂，形成附加掺杂集电极区；
S5、基于标准工艺流层淀积介电薄膜，最后形成基极欧姆接触区、发射极欧姆接触区及集电极欧姆接触区。
5.如权利要求4所述的耐二次击穿的功率双极晶体管，其特征在于，所述衬底的电阻率为ρ＝0.005Ohm·cm。
6.如权利要求5所述的耐二次击穿的功率双极晶体管，其特征在于，所述p型外延层的电阻率为ρ＝12Ohm·cm，厚度为30um。
7.如权利要求3所述的耐二次击穿的功率双极晶体管，其特征在于，所述预设规则为附加掺杂的基极区域中的集电极-基极p-n结区的击穿电压不超过在附加掺杂的集电极区域之外集电极区和发射极区之间的击穿电压。
8.如权利要求1所述的耐二次击穿的功率双极晶体管，其特征在于，还包括连接强度检测模块，设置在所述介电薄膜与所述发射极欧姆接触区的连接处，用于计算所述介电薄膜与所述发射极欧姆接触区的连接强度评价值，并判断是否小于预设评价值，在确定所述连接强度评价值小于预设评价值时，对所述连接处进行加强处理；
所述计算所述介电薄膜与所述发射极欧姆接触区的连接强度评价值S：
其中，α为所述介电薄膜与所述发射极欧姆接触区的连接区域对连接强度评价值的权重系数；H1为介电薄膜的高度；H2为发射极欧姆接触区的高度；W0为介电薄膜与发射极欧姆接触区的重合宽度；W1为介电薄膜的宽度；W2为发射极欧姆接触区的宽度；β为所有焊点特征点为中心的预设范围的面积占有率对连接强度评价值的权重系数，α+β＝1；D(x，y)为在所述介电薄膜与所述发射极欧姆接触区的连接区域上的以焊点特征点(x，y)为中心的预设范围的面积；A0为所述介电薄膜与所述发射极欧姆接触区的连接区域的面积。
9.如权利要求1所述的耐二次击穿的功率双极晶体管，其特征在于，还包括：
扫描模块，用于对所述功率双极晶体管进行扫描，获取各组成部分的点云数据；
模型建立模块，与所述扫描模块连接，用于接收所述扫描模块发送的点云数据，根据所述各组成部分的点云数据建立所述功率双极晶体管的器件模型；
模拟模块，与所述模型建立模块连接，用于模拟对所述器件模型加载不断增大的击穿电压，并检测所述功率双极晶体管的各组成部分的参数值，并判断是否达到对应组成部分的参数阈值；在确定存在一个组成部分的参数值达到参数阈值时，确定所述功率双极晶体管的最大击穿电压；
确定模块，与所述模拟模块连接，用于将所述模拟模块确定的最大击穿电压与最大击穿电压阈值进行比较，在确定最大击穿电压小于最大击穿电压阈值时，确定所述功率双极晶体管不合格。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110689498.7A CN113437133B (zh) | 2021-06-22 | 2021-06-22 | 一种耐二次击穿的功率双极晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110689498.7A CN113437133B (zh) | 2021-06-22 | 2021-06-22 | 一种耐二次击穿的功率双极晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113437133A true CN113437133A (zh) | 2021-09-24 |
| CN113437133B CN113437133B (zh) | 2022-07-22 |
Family
ID=77756888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110689498.7A Active CN113437133B (zh) | 2021-06-22 | 2021-06-22 | 一种耐二次击穿的功率双极晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113437133B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890774A (ja) * | 1981-11-25 | 1983-05-30 | Nippon Telegr & Teleph Corp <Ntt> | バイボ−ラ型トランジスタ |
| JPS58223345A (ja) * | 1982-06-21 | 1983-12-24 | Toshiba Corp | 半導体装置 |
| US4707719A (en) * | 1984-11-21 | 1987-11-17 | U.S. Philips Corporation | Semiconductor device having an annular region for improved voltage characteristics |
| JPH05275681A (ja) * | 1992-03-30 | 1993-10-22 | Rohm Co Ltd | 半導体装置 |
| JPH0653224A (ja) * | 1992-07-30 | 1994-02-25 | Mitsubishi Electric Corp | 半導体装置 |
| US5569612A (en) * | 1993-06-28 | 1996-10-29 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for manufacturing a bipolar power transistor having a high breakdown voltage |
| CN1408123A (zh) * | 1999-10-08 | 2003-04-02 | 艾利森电话股份有限公司 | 铟增强的双极晶体管 |
| US20040082136A1 (en) * | 2002-10-24 | 2004-04-29 | Hutcheson Billy Bradford | Breakdown voltage adjustment for bipolar transistors |
| CN1992337A (zh) * | 2005-12-22 | 2007-07-04 | 克里公司 | 具有碳化硅钝化层的碳化硅双极结型晶体管及其制造方法 |
-
2021
- 2021-06-22 CN CN202110689498.7A patent/CN113437133B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890774A (ja) * | 1981-11-25 | 1983-05-30 | Nippon Telegr & Teleph Corp <Ntt> | バイボ−ラ型トランジスタ |
| JPS58223345A (ja) * | 1982-06-21 | 1983-12-24 | Toshiba Corp | 半導体装置 |
| US4707719A (en) * | 1984-11-21 | 1987-11-17 | U.S. Philips Corporation | Semiconductor device having an annular region for improved voltage characteristics |
| JPH05275681A (ja) * | 1992-03-30 | 1993-10-22 | Rohm Co Ltd | 半導体装置 |
| JPH0653224A (ja) * | 1992-07-30 | 1994-02-25 | Mitsubishi Electric Corp | 半導体装置 |
| US5569612A (en) * | 1993-06-28 | 1996-10-29 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for manufacturing a bipolar power transistor having a high breakdown voltage |
| CN1408123A (zh) * | 1999-10-08 | 2003-04-02 | 艾利森电话股份有限公司 | 铟增强的双极晶体管 |
| US20040082136A1 (en) * | 2002-10-24 | 2004-04-29 | Hutcheson Billy Bradford | Breakdown voltage adjustment for bipolar transistors |
| CN1992337A (zh) * | 2005-12-22 | 2007-07-04 | 克里公司 | 具有碳化硅钝化层的碳化硅双极结型晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113437133B (zh) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508710B2 (en) | Semiconductor device | |
| US20060220138A1 (en) | ESD protection circuit with scalable current capacity and voltage capacity | |
| US20120037955A1 (en) | Transistor Component with Reduced Short-Circuit Current | |
| US20160133620A1 (en) | Power Semiconductor Device with Temperature Protection | |
| CN102623449B (zh) | Esd保护装置 | |
| CN104576720A (zh) | 半导体器件和逆导igbt | |
| US4631561A (en) | Semiconductor overvoltage suppressor with accurately determined striking potential | |
| JPS61114574A (ja) | 半導体装置 | |
| SE455552B (sv) | Halvledaranordning innefattande en overspenningsskyddskrets | |
| US20210384333A1 (en) | Semiconductor device and system | |
| CN113437133B (zh) | 一种耐二次击穿的功率双极晶体管 | |
| EP3902011A1 (en) | Component having reverse flow function | |
| US10325905B2 (en) | Semiconductor device and semiconductor circuit device | |
| US6061218A (en) | Overvoltage protection device and method for increasing shunt current | |
| US8648447B2 (en) | Semiconductor rectifier device | |
| CN210778602U (zh) | 一种多端口低容电压浪涌保护芯片 | |
| US20040169233A1 (en) | Semiconductor device with surge protection circuit | |
| US20030151087A1 (en) | Compensation component and process for producing the component | |
| US11233158B2 (en) | Semiconductor power device and method for manufacture | |
| CN110504259B (zh) | 一种具有过流保护能力的横向igbt | |
| CN110890361A (zh) | 一种多端口低容电压浪涌保护芯片及其制作方法 | |
| JP2003282865A (ja) | サイリスタ | |
| JP2002162303A (ja) | 圧力センサ | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN111584479B (zh) | 静电保护结构和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |