JPS58221423A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電源回路に関し、特に−フイクロコンピーータ
等の電源に必要な電源投入時のリセット信号の作成を簡
易かつ確実に行なうことを可能とした電源回路に関する
ものである。

従来マイクロコンピュータ等に必要とされる電源投入時
のリセット信号は第１図に示す様な回路によシ作成され
ていた。この回路は第２図゛（ａ）の様に電源投入が行
なわれた時にはΦ）の様に確実に動作するが、第２図（
Ｃ）の様に短時間の瞬断があった時にはＣＲによる時定
数のために（ｄ）の様にリセット信号が確実に作成され
ないという欠点があった。

本発明は、上記欠点を解決するため、電源回路内に電圧
低下検出手段と、この検出出力を一定時間持続させる時
限回路とこの時限回路の出力によシ出力電圧を急激に降
下させるための短絡回路を設け、負荷側には第１図に示
す回路を従来通シ設けることによシ簡易で確実なリセッ
ト信号の作成を可能とした電源回路を提供するものであ
る。

本発明は電源回路内に、その出力電圧が一定値以下に降
下したことを検出する手段と、前記検出出力を一定時間
持続させる時限回路と、この時限回路が動作している間
出力電圧を急激に降下させ、負荷側の電荷を充分放電さ
せるための短絡回路よシ構成される。

次に本発明の実施例について図面を参照して説明する。

第３図は本発明の一実施例である。交流入力電源は整流
回路１及び定電圧回路２により必要な直流電圧となる。

この直流電圧を電圧低下検出回路３にて一定値以下の電
圧の低下を検出する。この信号をトリガとして時限回路
４を起動し、一定時間リレー５を動作させる。リレー５
の接点６は、この時動作し、負荷側を短絡用抵抗７を通
して短絡する。負荷側の抵抗８、コンデンサ９、ダイオ
ード１０は電源投入時のリセット信号を作成するための
回路でリセット信号は端子１１に出力される。

次に第３図の定電圧回路２の出力、電圧低下検出回路３
の出力時限回路４、リレー５の動作、負荷側電圧波形リ
セット信号１１の波形を第４図のタイムチャートによシ
説明する。定電圧回路２の出力が第４図（ａ）の様に変
化したとすると電圧低下検出回路３の出力は第４図の）
の様に、一定値以下の電圧低下中出力される。時限回路
４では第４図（Ｃ）の様に（ｂ）のパルス幅に無関係な
一定時間Ｔのノくルスを作成し、リレー５を動作させる
。出力回路はリレー接点６と抵抗７により急激に短絡さ
れ、第４図（ｄ）の波形となる。リレー５が動作中コン
デンサ９は充分放電、され、９Ｊｒ、４図（ｅ）の林に
砕失なリセット信号が作成される。！！１′４図（ｄ）
　、　（ｅ）の破線の波形は本発明の回路のない場合の
波形を示す。

本発明は、以上説明したように、負荷側にｆｌｉ′ｉ易
な回路を設け、砕フ実カリセット１１作をさせることが
可能であるため、負荷側の簡易化、ｌＪ劉′ｊ化が可能
となるという効果の他、負荷側がｌｌ多くのユニット内
に前述のリセット回路を設けることによシミ圧低下検出
回路の共用化が計れると同時に、リセット信号を各ユニ
ットに分配する価号糾も不要となるという効果がちる。

【図面の簡単な説明】

第１図は従来のリセット信号作成回路図、第２図は第１
図の回路の動作状態を示すタイムチャート、第３図は本
発明の一実施例のブロック図、第４図は第３図の実施例
中の各部の動作状態を示すタイムチャートである。 なお第３図において、１・・・・・・整流回路、２・・
・・・・定電圧回路、３・・・・・・電圧低下検出回路
、４・・・・・・時限回路、５・・・・・・リレー、６
・・・・・・リレー接点、７・・・・・・短絡用抵抗、
訃・・・・・負荷側抵抗、９・・・・・・コンデンサ、
１０・・・・・・ダイオード、１１・・・・・・リセッ
ト信号出力端子である。 革Ｉ圓 ＃２　図

Claims (1)

【特許請求の範囲】
1. 出力電圧が一定値以下に降下したことを検出する手段と
   、前記検出出力を一定時間持続させる時限回路と、この
   時限回路の出力によシ、出力電圧を急激に降下させるた
   めの短絡回路とを具備してなることを特徴とする電源回
   路。