JPS58220449A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS58220449A
JPS58220449A JP10449982A JP10449982A JPS58220449A JP S58220449 A JPS58220449 A JP S58220449A JP 10449982 A JP10449982 A JP 10449982A JP 10449982 A JP10449982 A JP 10449982A JP S58220449 A JPS58220449 A JP S58220449A
Authority
JP
Japan
Prior art keywords
layer
pattern
sensitivity
film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10449982A
Other languages
English (en)
Inventor
Osamu Shimada
治 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP10449982A priority Critical patent/JPS58220449A/ja
Publication of JPS58220449A publication Critical patent/JPS58220449A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、たとえば微細な金属膜配線を形成するだめの
マスクとなるレジストの微細パターン形成方法に関する
半導体集積回路の分野においては、高密度化が進むと共
に、配線の氷層化が行なわれている。これにともない、
配線層は、しばしば大きな起伏を有する基板面上に形成
されることにな゛る。しかしながら、起伏の大きい基板
面上に金属膜、たとえばアルミニウム蒸着膜を用いて微
細パター/の配線層を形成するには、これをホトリング
ラフィ技術で加工するだめの微細パターンのレジスト層
形成に種々の困難がある。またとえば、アルミニウム蒸
着膜上にホトレジスト材を用いて微細パターンのマスク
を形成する場合、アルミニウムの表面に大きな段差部が
あると、露光がその段差部で反射散乱し、マスクにくび
れや膜減り部ができてしまうこともそのひとつである。
まだ、ドライエツチング法でアルミニウム膜を食刻加工
する場合にはマスク材のレジスト層もかなり食刻される
ので、レジスト層を厚くしなければならず、これは微細
パターン化に逆行する要因となる。さらに、起伏の大き
い基板面上ではレジスト層の厚みの均一化がむつかしく
、とくに段差部上端のレジスト層が薄くなるので、この
段差部における厚みの比率を小さく抑えるために層厚を
増大させることも必要になるが、このことは、解像度の
低下を招くことになり、微細パターン化の弊害になる。
本発明のパターン形成方法は上述の問題点を解消するも
のであり、とくに、起伏を有する基板面上の配線層を加
工するホトリソグラフィ技術のマスク精度の向上に有効
な具ターン形成方法を提供するものである。
本発明は、要約するに、波線感度の異なる第1のポジ型
レジスト層と第2のポジ型レジスト層とを積層形成し、
上層のレジストパターンを順次下層に移してレジストパ
ターンを形成することを特徴とするパターン形成方法で
ある。以下、実施例により、本発明の詳細な説明する。
第1図は本発明の方法により、半導体装置め配線用アル
ミニウム膜上にホトレジスト層のマスクを形成した状態
の概要断面図である。すなわち、シリコン基板1を基体
として、この表面に、二酸化シリコン(5i02)薄膜
2を介在させて、多結晶シリコン層3,4の電極をそな
え、これらは選択酸化膜6と共に二酸化シリコン層6で
被われ、さらに、この上にアルミニウム膜7が設けられ
ている。そして、アルミニウム膜7上に、露光感度の低
い(以下、低感度という)ポジ型ホトレジスト層8を下
層に、露光感度の凪い(以下、高感度という)ポジ型ホ
トレジスト層9を上層にして、二層のレジスト材を形成
し、これらに、露光、現像処理を施して、所望パターン
のレジストマスクを形成したものである。前記レジスト
マスクの形成に際して、下層のポジ型ホトレジスト層8
は、O−6μmの層厚に塗布して、これを70℃、6分
の条件で仮焼付したのち、全面露光により一様に感光さ
せる。そして、上層のポジ型ホトレジスト層9は、1逓
μmの厚さに塗布し、70℃、6分の仮焼付処理の後、
これを所定の露光用パターンで破線(露光)させる。こ
の場合の露光量は、上層の高感度ポジ型レジスト層9の
みを感光させる程度でよい。こうして感光処理したレジ
スト層は、両層を同時に現像処理することにより、上層
レジスト層9の感光部が除去されたのち、下層のレジス
ト層8も、すでに全面感光されているから、上層レジス
トをマスクとしてそれと同一パターンに現像される。
以上の手順により形成されたレジストマスクは、上層レ
ジスト層9および下層レジスト層8を合わせると、1・
8μmの厚みをもっているので、アルミニウム膜7に段
差部があったとしても、同レジスト層最上面での段差が
小さくなっておシ、シたがって、露光用マスクの密着性
も改善される結果、精度の高いパターンに仕上げられて
いる。しかも、下層のレジスト層8が、通常、染料等を
混在させて、透過率を低くなしだものであるから、アル
ミニウム膜の表面で反射散乱される露光用光線の量も著
しく低減され、しだがって、上層のホトレジスト層9が
露光時の反射散乱光の影響を受けることも少なく、これ
によってもパターン精度の向上がはかられる。
第2図は本発明の他の実施例方法により、半導体装置の
配線用アルミニウム膜上にホトレジスト層のマスクを形
成した状態の概要断面図である。
この例では、アルミニウム膜7上に、第1のレジスト層
として、高感度のポジ型ホトレジスト層9を、1.6μ
mの厚さに塗布し、70℃、6分の仮焼付の後、この上
に第2のレジスト層として、低感度のポジ型ホトレジス
ト層8を、o・3μmの厚さに塗布し、70℃、6分の
仮焼付処理し、これを所望のマスクパターンに露光、現
像処理したも一方、低感度のポジ型ホトレジスト材°で
は、第4図のような感光特性である。そこで、下層の第
1のホトレジストを高感度のもので形成し、上層の第2
のホトレジストを低感度のもので形成した積層構造にす
ると、その感光特性が第6図に示富れるように、その厚
みに応じて屈曲したものになる。
このだめ、下層の高感度のポジ型ホトレジスト層が比較
的厚くても、この上に設けられる低感度のポジ型ホトレ
ジスト層の厚みの度合によって、その適正露光の条件が
増大する。
言い換えると、第3図示のように、厚い高感度レジスト
上に薄い低感度レジストを設けた積層構造にすれば、上
層の低感度レジストの適正露光量の範囲内で下層の高感
度レジストの露光条件を十分に満たすことが可能である
経験によると、第3図示の積層レジスト構造になしだ場
合、高感度レジストの膜厚が、第4図で(、、′ の適正露光量りを有するものヤあっても、これを低感度
レジストと積層すると、その適正露光量は増大するもの
の、上層の薄い低感度レジストの露光が十分に満たされ
る条件で、これら積層の露光処理が行なわれ、両者の感
光性の指標となる”/2(適正露光量りの半分の光量)
値での膜厚残層を、第3図の高感度レジスト単層でa、
第6図の積層でCとすると、Cはaの約3倍の値となり
、これからみても高解像度の微細パターンが得られる結
果を示している。また、上層に低感度レジスト層を設け
ることにより、露光時の反射散乱による膜減りも小さい
。なお、第4図の低感度レジストの感光曲線でのV2値
はbであり、この値は第3図示のaとほぼ同値である。
以上に、本発明のパターン形成方法を実施例によって詳
しくのべたように、本発明は、波線感度の異なる第1の
ポジ型レジスト層と第2のポジ型レジスト層とを積層形
成し、上層のレジストパターンを順次下層に移してレジ
ストパターンを形成するパターン形成方法を要旨とする
が、実施態様として、以下の各態様″が含まれるものと
する。
(2L)下層の第1のポジ型レジスト層が低感度レジス
ト材、上層の第2のポジ型レジスト層が高感度レジスト
材でそれぞれ形成される゛こと、(b)  下層の第1
の低感度ポジ型レジスト層を予め全面波線させたのち、
この上に第2の高感度ポジ型レジスト層を形成して、前
記第2の高感度ポジ型レジスト層を所定ノくターンに破
線させ、ツイテ、前記第1.第2のレジスト層を現像処
理することにより、両層に所定ノ;ターンを形成する工
程をそなえたこと、 (C)下層第1のポジ型レジスト層が高感度し・シスト
材、上層第2のポジ型レジスト層が低感度レジスト材で
それぞれ積層され、ついで、所定ノ々ターンに破線、現
像処理する工程をそなえること。
本発明のパターン形成方法によれば、比較的厚くレジス
ト層を形成しても、レジスト層に被線処理(感光性レジ
ストへの露光)の際のノ(ターンマスクの密着性が向上
し、これによって、);ターン精度を高めることができ
る。また、低感度のポジ型レジスト層を下層あるいは上
層に設けることにより、下部の配線用金属面からの破線
エネルギーするから同レジスト層にくびれが生じたりあ
るいは膜減りを起したりする不都合は大幅に改善される
。しだがって、本発明のパターン形成方法を用いること
により、たとえば、配線用アルミニウム膜のホトリソグ
ラフィ加工が高精度、高解像度で実現可能になり、半導
体装置の高密度化、多層化を著しく増進できる。
【図面の簡単な説明】
第1図は本発明を適用した一実施例の概要断面図、第2
図は本発明を適用した別の実施例の概要断面図、第3図
、第4図、第5図は本発明の実施に使用したポジ型ホト
レジストの感光特性を示す図である。 1・・・・・・シリコン基板、2・・・・・・二酸化シ
リコン(5i02)膜、3,4・・・・・・多結晶シリ
コン層、6・・・・・・選択酸化膜、6・・・・・・二
酸化シリコン層、7・・・・・・アルミニウム膜、8・
・・・・・低感度ポジ型ホトレジスト層、9・・・・・
・高感度ポジ型ホトレジスト層、。

Claims (1)

  1. 【特許請求の範囲】 (1)波線感度の異なる第1のポジ型レジスト層と第2
    のポジ型レジスト層とを積層形成し、上層のレジストパ
    ターンを順次、下層に移してレジストパターンを形成す
    ることを特徴とするパターン形成方法。 (ロ))下層第1のポジ型レジスト層を低感度レジスト
    材、下層第2のポジ型レジスト層を高感度レジスト材と
    なした特許請求の範囲第1項に記載のパターン形成方法
    3、 (3)下層第1の低感度ポジ型レジスト層を全面波線さ
    せたのち、下層第2の高感度ポジ型レジスト層を形成し
    て、前記第2のポジ型レジスト層を所定パターンに破線
    させ、ついで、前記第1゜第2のレジスト層を現像処理
    する工程を含む特許請求の範囲第1項または第2項に記
    載のパターン形成方法。 (4)下層第1のポジ型レジスト層を高感度レジスト材
    、下層第2のポジ型レジスト層を低感度レジスト材でそ
    れぞれ積層し、ついで、所定パターンに波線、現像処理
    する工程を含む特許請求の範囲第1項に記載のパターン
    形成方法。
JP10449982A 1982-06-16 1982-06-16 パタ−ン形成方法 Pending JPS58220449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10449982A JPS58220449A (ja) 1982-06-16 1982-06-16 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10449982A JPS58220449A (ja) 1982-06-16 1982-06-16 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS58220449A true JPS58220449A (ja) 1983-12-22

Family

ID=14382203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10449982A Pending JPS58220449A (ja) 1982-06-16 1982-06-16 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS58220449A (ja)

Similar Documents

Publication Publication Date Title
JPS58218119A (ja) パタ−ン形成方法
JPS58220449A (ja) パタ−ン形成方法
JPH0458167B2 (ja)
JPH03222409A (ja) 半導体装置の製造方法
JPS61113062A (ja) フオトマスク
JP2555879B2 (ja) 半導体装置の製造方法
JPS61271838A (ja) 半導体装置の製造方法
JPH03142466A (ja) 半導体装置の製造方法及びそれに用いられるマスク
JPS62177922A (ja) 半導体装置の製造方法
JPS63221619A (ja) 半導体装置の製造方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
KR960000232B1 (ko) 반도체 소자의 게이트패턴 형성방법
JPS603620A (ja) 微細パタ−ンの形成方法
JPS62247523A (ja) 半導体装置の製造方法
JPS636557A (ja) 微細パタ−ン形成方法
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
JPH03104113A (ja) レジストパターンの形成方法
JPH05166805A (ja) パターン形成方法
JPS63151023A (ja) 微小開口パタ−ン形成方法
JPH08139073A (ja) 半導体装置の製造方法
JPH02267929A (ja) レジストパターン露光方法
JPS63133646A (ja) 半導体装置の製造方法
JPH03175618A (ja) 半導体装置の製造方法
JPS6316623A (ja) 半導体装置の製造方法
JPH03184322A (ja) 半導体集積回路装置の製造方法