JPS58220297A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、アルファ粒子によるソフトエラーを防ｉＥ
するようにした高信頼性を有する半導体記憶装置に関す
る。

〔発明の技術的背景とその問題点〕

半導体記憶装置には大きくわけて、ダイナミ、り形とス
タテイアク形のものがあり、前者ゆそれぞれ１個のキャ
ノ！シタおよびトランジスタで１つの記憶セルを、構成
している。また後者のスタティック形のものは第１図に
示すように４個のトランジスタ１１〜１４と２個の抵抗
１５゜１６とで１つの記憶セルを構成している。なお、
第１図においてＢＬ　、“肛はビット線であり、乳はワ
ード線である。

上記ダイナミック形の半導体記憶装置の場合、電荷をキ
ャパシタに蓄積することによって情報の記憶保持を行な
うため、各素子が微細化されるにつれて蓄積電荷量が小
さくなり、外部からアルファ粒子が入射することにより
記憶内容が容易に破壊されるソフトエラーと称する誤動
作が問題となっている。

一方、上記スタティック形半導体記憶装置の場合、抵抗
１５または１６のいずれかを介して常に電流を供給する
形で記憶保持を行なうため、上記ソフトエラーに対して
は強いとされている。

ところがこの場合にも素子の微細化および低消費電力化
に伴い、ソフトエラーを発生する可能性が強くなってき
ている。すなわち、第１図において、各素子の微細化を
図るに伴ない、負荷となる抵抗１５．１６そ′れぞれと
駆動用のトランジスタ１１．１２それぞれとの接続点に
おける記憶ノードＮ　１　　ｅ　Ｎ　＠の浮遊容量が小
さくなる。また、低消費電力化のために、抵抗１５゜１
６の値を大きくしなければならない。そこでいま、アル
ファ粒子がノードＮ２に相当する接合付近に入射したと
すると、これによる電流工αが第１図に示すようにノー
ドＮ３とアースとの間に流れる。アルファ粒子が入射し
たことにより流れる上記電流■αは、第２図の波形図で
示すように非常に幅の短かいパルス状の電流でありその
ピーク値は３００〜４００μ人にも達し、総電荷量は１
００フエムト（１０−１５）クローンにもなる。この値
はノードＮ、における接合面積にほとんど依存せず、素
子の微細化に伴なってＩαの値が小さくなることは期待
できない、現在の半導体記憶装置の集積密度のレベルか
らいうと、ノードＮｌの浮遊容量は約１０ブエムトフア
ラツド程度で、ここに蓄積できる電荷量は高々５０フエ
ムトクローンにしかならない。この値は■αによる総電
荷量より小さく、また抵抗１６の値はギガオームの桁で
あるため、上記電流■αが流れることによって記憶内容
が破壊してしまう。

〔発明の目的〕

この発明は上記のような事情を考慮してなされたもので
、その目的はアルファ粒子の入射に５− よって生じるソフトエラーの発生が防止でき、もって信
頼性の高い半導体記憶装置を提供することにある。

〔発明の概要〕

上記目的を達成するためこの発明にあっては、直列接続
された２個の抵抗素子を負荷として有する２組のインバ
ータの入力端と出力端を互いに交差するようにたすきか
け接続してフリップフロップ回路を構成し、各インバー
タにおける２個の抵抗の接続点に２個の各容量それぞれ
の一端を接続し、各容量の他端は異なるインバータの出
力端に接続するようにしている。

〔発明の実施例〕

以下図面を参照してこの発明の一実施例を説明する。

第３図において正極性の電源電圧ＶＣＣ印加点とアース
電隼点との間には２個の抵抗２１．２２とトランジスタ
２３が直列挿入されている。そしてこの抵抗２１．２２
およびトランジスタ２３は、２個の抵抗２１．２２を負
荷とし、またトランジスタ２３を駆動素子とするインバ
ータとを構成していて、抵抗２２とトランジスタ２３と
の接続点を出力ノードＮ１としている。これと同様に、
■ｃｃ印加点とアース電位点との間には２個の抵抗３１
．３２とトランジスタ３３が直列挿入されている。そし
てこの抵抗３１．３２およびトランジスタ３３は、２個
の抵抗３１゜３２を負荷とし、またトランジスタ３３を
駆動素子とするインバーター３４を構成し、抵抗３２と
トランジスタ３３との接続点を出力ノードＮ１としてい
る。インバータ２４の出力ノードＮ。

はインバータ月の入力ノードとなるトランジスタ３３の
ダート電極に、インバータＵの出力ノードＮ２はインバ
ータ互」の出力ノードとなるトランジスタ２３のダート
電極にそれぞれ接続ざｎている。すなわち、上記２つの
インバータ２４．３４は、その人力ノードと出力ノード
とが互いに交差するようにたすきかけ接続されて、１ビ
ツトの情報を記憶するための７リツプフロツプ４０を構
成している。

上記抵抗２１．２２の接ｉ点には容量２５の一端が接続
され、この容量２５の他端はインバータ３４の出力ノー
ドＮＺに接続されている。

上記抵抗３１．３２の接続点には容ｉ　ｓ　ｓの一端が
接続され、この容量３５の他端はインバータ互］の出力
ノードＮｌに接続されている。

上記インバータＬΔの出力ノードＮ、　　ト一方（７）
ビット線ＢＬとの間には情報伝達制御用のトランジスタ
２６が、インバータ３４の出力ノートＮ２と他方のビッ
ト線”肛との間にはもう１つの情報伝達制御用のトラン
ジスタ３６がそれぞれ挿入されている。そして上記両ト
ランジスタ２６．３６のダート電極は共通のワード練乳
に接続されている。

さらに上記一方のインバータ互１の出力ノードＮｌ　と
アース電位点との間には、このノードＮ１に存在してい
る種々の容量、たとえばトランジスタ２３．２６のソー
ス、ドレイン領域と基板との間の接合容量やトランジス
タのダート容量をまとめて叫価的に表わした容量２７が
挿入されている。そしてこれと同様に、他方のインバー
タ３４の出力ノードＮ２とアース電位点との間にも種々
の容量をまとめて等制約に表わした容量３７が挿入され
ている。

なお、第３図中のトランジスタはすべてＮチャネルでエ
ンハンスメント型のＭＯＳ　）ランジスタである。

また第３図において、抵抗２１．２２．３１゜３２の値
はそれぞれＲ１、Ｒ２ｒ　Ｒ３＊　Ｒａに・容量２５．
３５はそれぞれＣ１、Ｃ，に設定され、容量２７．３７
の値はそれぞれＣ１，Ｃ４であるものとする。

そしてこの実施例回路ではＲ１＞Ｒａ　＊Ｒ＠＞Ｒ４の
場合に下記の（１）〜（６）式を満足している。

ＣＩＲ２（ｔ、　　・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・曲曲・＜５）ＣｓＲ４＜　
ｔｙ　　・・・・・・・・・・開聞面曲・・・・曲曲＜
６）ただし、 ｖｏ：出力ノードＮｌまたはＮ、における高し９− ベル電位の平均値 ＶＴＮ　：　）ランジスタ２３．３３のしきい値電圧、
すなわち両トランジスタが高レベルとして検出する電位
の下限値 ｔｄ：アルファ粒子入射時に発生する電流ノ４ルス信号
のノ４？ルス幅（通常は０．３　ｎｓ程度）ｔｗ：書き
込みモード指定信号（リード・ライト信号Ａ）のパルス
幅の最小値 次に上記のように構成された回路の作用を説明する。い
ま、一対のビット線ＢＬ　、−肛のうち一方のビット線
ＢＬに低レベルの情報を、他方のピッ）　線ＢＬに高レ
ベルの情報をそれぞれ与え、さらに図示しない書き込み
モード指定信号によって書き込みモードを指定する。す
ると、ワード練乳に所定ノ４ルス幅を持つ高レベル信号
が与えられて、トランジスタ２６．３６が共にオン状態
となる。この後、ビ、）線ＢＬ、“ＢＬノ情報によりノ
ードＮ１が低レベルに、またノードＮ２が高レベルとな
るように両レベルが設定される。

この状態でいまアルファ粒子が入射し、この時発生した
キャリアが収集されてノードＮ２に負の電荷が流れ込ん
だとする。ノードＮ！に接続されている容量３７の値Ｃ
４は現在の技術レベルでは１５フ工ムトフアラド程度で
あり、ここに蓄積できる電荷量は７５フ工ムトクーロン
程度である。そしそこの値は今後、さらに小さくなって
いく。これに対しアルファ粒子による電荷量は１００フ
エムトクーロン程度であるために、上記容量３７に蓄積
されていた電荷はアルファ粒子入射時に発生する電流ノ
９ルス信号のノ９ルス幅ｔｄの期間にほとんど放電され
る。

一方、上記情報の書き込み時に２個の容量２５．３５は
、それぞれノードＮ２に近い側の端子が高電位となるよ
うに予め充電されている。

したがって、上記容量３７の放電期間に、内容量２５．
３５からノードＮ！に対して放電が起こる。すなわち、
一方の容量２５における放電電流はＲ１）Ｒ＋ａである
ため抵抗２２および容量２５を介して、他方の容量３５
における放電電流はＲ３）Ｒ４であるため容量３５およ
び抵抗３２を介してそれぞれ流れる。容量３７の放電が
終了した後に、容量２ｓ、ｓ５の電荷はそれぞれｅｘｐ
（−ｔ（１／Ｃ１Ｒｚ　）　ｒ　ｅｘｐ（−ｔｄ／Ｃａ
Ｒ４）まで減少する。ここで抵抗２１．３１の値である
Ｒ１およびＲ３はそれぞれ、低消費電力化のために通常
ギガオーム程度に設定されている。このためｔｄの数倍
後の時点でのノードＮ２の電位は３個の容量２５，３５
．３７による電荷の再分布のみによって決定され、ｃｌ
”Ｃａ　　とすれば、コノ値ハ２ｖｏＣ３＠″″″ｄ／
Ｃ３Ｒ４／　（２０，十Ｃ４）　　トナル。

そしてこの電荷再分布後のノードＮ２における電位がト
ランジスタ２３のしきい値電圧ＶＴＮよりも高い状態に
あれば、トランジスタ２３はオン状態となってノードＮ
１の電位は上昇できずトランジスタ３３はオフ状態のま
まとなり、ノードＮ８は抵抗３１．３２を介して充電さ
れ、ここの電位は・順奏界の高レベルに復帰する。

すなわち、アルファ粒子が入射しても、ソフトエラーに
よるノードＮ２の情報の破壊は生じない。

次に上記電荷再分布後のノードＮ２における電位とトラ
ンジスタ２３のしきい値電圧ＶＴ）ｉの大小関係から、
アルファ粒子が入射した場合でもノードＮ２における記
憶情報が破壊されないための条件を求める。

まず、 ＶＴＮ　（２ＶＯＣ８＠−”ｄ′。ｓ　Ｒ４７（２Ｃ１
ｌ　＋Ｃ４）　・＜７）次に上記（７）式の両辺ニ（２
Ｃ４＋Ｃ４）／２ＶｏＣａを掛けると次の（８）式が得
られる。

さらに上記（８）式の両辺の対数をとると次の（９）式
が得られる。

上記（９）式の両辺を−１で除算してまとめると次の０
１式になる。

さらに上記α１式をまとめると次のαη式が得ら１９− れる。

一方、上記（８）式ニオイテ右辺ノ・−ｔｄ；／ｃ３Ｒ
４ノ値は０から１の間の値である。したがって、こ式を
五 の（８）式の左辺のｖＴＮ２ｖｏｃ３　の値！少ｆｆ≦
とも１より小さい値であるため、上記α諸式が成立する
。

上記α→式の両辺を可で除算してまとめると次のｅ１１
式が得られる。

ここで上記α環式とα諸式は前記（２）式および（４）
式にそれぞれ一致している。したがって、ノードＮ２に
おける高レベルの情報は、アルファ粒子が入射してこの
ノードＮ２に電流パルス信号が流れたとしても破壊され
ない。

またノードＮ２の場合と同様に、今度はノー１４− ドＮ１が高レベルとなるように情報が記憶されている場
合に、アルファ粒子が入射してノードＮｌに負の電荷が
流れ込んだとする。そして３個の容量２５．３５．２’
ｌによる電荷再分布後のノードＮ１の電位は２Ｖ□Ｃ１
ｅ−ｄ′。ｔＲｙ’（２Ｃｘ＋Ｃ＊）となる。そしてこ
のノードＮ１における電位がトランジスタ３３のしきい
値電圧ＶＴＮよりも高い状態にあれば、前記と同様に情
報は破壊されず元の状態になる。さらに前記と同様にし
てノードＮ１の電位とトランジスタ３３のしきい値電圧
ＶＴＨの大小関係から記憶情報が破壊されないための条
件を求めると、次の６１式および（ト）式が得られる。

この場合にも上記α４式と０啼式は前記（１）式および
（３）式にそれぞれ一致している。

また前記（３）式および（４）式はＣＩＲ，とＣｓＲ４
の最小値を決定する条件式である。ところがＣｌＲ２お
よびＣ３Ｒ４の値をむやみに大きくすると、情報書き込
み時にその書き込み時間内に情報を書き込めない状態が
発生する。したがって、これ。

を防止するには、前記（５）式および（６）式を満足す
るようにＣＩＲ，とＣ３Ｒ，の最大値を決定する必要が
ある。

なお、抵抗２２．３２それぞれは、容量２５゜３５それ
ぞれの電極と一体にした分布定数回路で実現することも
可能である。

第４図はこの発明の他の実・流側の構成を示す回路図で
ある。この実施例回路では容量２５゜３５の一端をイー
ドＮ、、Ｎ、それぞれに接続せずに、ｖｃｃ電位あるい
はアース電位に設定されているノードＮ　３　　ｒ　Ｎ
　４それぞれに接続するようにしたものである。そして
この実施例回路ではＲ１＞　Ｒｚ　　ｒ　Ｒ８＞　Ｒ４
の時に下記のαす〜クヤ式を満足している。

ＣｌＲａ＜ｔｗ　　・・・・・・・・・・・・・曲・曲
曲曲・面切容量３７．２７それぞれの放電期間において
、ノードＮ、、Ｎｌに対する放電に寄与する容量はそれ
ぞれ容量３５のみ又は２５のみである。

したがって、予めノードＮ、に高レベルの情報が記憶さ
れている場合、このノードＮ！にアルファ粒子入射によ
る負の電荷が流れ込んだ後の電荷再分布後のノードＮ３
における電位は、上記実施例回路の場合の半分の ｖｏｃｌ　ｅ−’ｄ／ＣｓＲゾ（２Ｃ１＋Ｃ４）トする
。したがっテ前記と同様にこの値とＶＴＮとの関係から
前記（１９式とα１式に対応する式をもとめると、次の
に）式およびに）式が得られる。

これと同様にしてノーｐ　Ｎ　直についても解くと、次
の（ハ）式および（ハ）式が得られる。

ここで上記に）〜（ハ）式は前記α・〜０＊式に一致し
ている。したがって、ノードＮ１＋Ｎ３におけル情報ハ
、アルファ粒子が入射して両ノードに電流・寺ルス信号
が流れたとしても破壊されない。

また上記に）式および（ハ）式はＣｌＲ２とＣ，Ｒ４の
最小値を決定する条件式である。この場合にもＣｌＲ２
＊　Ｃ８Ｒ４の値をむやみに大き゛くすると、情報を書
き込めない状態が発生する。したがって、これを防止す
るには、前記（イ）式およびＩＣ式を満足するようにＣ
ＩＲ，とＣ，Ｒ４の最大値を決定する必要がある。

第５図はこの発明のさらに他の実施例の構成を示す回路
図である。この実施例回路では前記２個の容量２５．３
５の一端どうしを接続して、抵抗２１と２２の接続点お
よび抵抗３１と３２の接続点相互間に等測的に１個の容
量４５を挿入するようにしたものである。そしてこの実
施例回路では容量４５の値をＣ５とし、”ｔ＞Ｒｉ＋Ｒ
，＞Ｒ４の時に下記の一〜■式を満足している。

Ｃ，Ｒ鵞＜　ｔｗ・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・伺ＣｌｌＲ４＜　ｔｗ　　・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・句この実施例回路では、ノードＮ１．
Ｎ２へのアルファ粒子入射による負の電荷が流れ込んだ
後の電荷再分布は、容量４５に蓄積されている電荷が放
電される時に生じる２個の抵抗２２゜３２を介して流れ
る電流により行なわれる。したがって、前記と同様にし
て、電荷再分布後のノードＮ１．Ｎ、における電位とＶ
ＴＮとの大小関係式を解くと、上記（ハ）〜（ハ）式と
同じ式が得られる。また、上記（ハ）、（３１式は、前
記と同様に、ＣＢ’８Ｂ’　ｒ　Ｃ６Ｈ５の最大値を与
える条件式である。

なお、この発明は上記した各実施例に限定されるもので
はなく種々の変形が可能である。たとえば上記各実施例
では一対のインバータ２４゜３４それぞれの負荷となる
抵抗２　Ｊ　、２２．３１゜３２をＲ１−Ｒ４とした時
に、Ｒ１＞Ｒ，および’８Ｍ　）Ｒ４なる関係を満すよ
うに各値を設定する場合について説′明したが、これは
その逆にＲ１＜ＲｚおよびＲ，＜Ｒａとなるように設定
してもよい。そしてたとえば第３図に示す実施例回路に
この関係を導入する場合には、下記の＠）〜（支））式
を満足するように各値を設定すれば、アルファ粒子入射
時における情報の破壊を防止することができる。

ＣＩＲＩ＜贈　・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・（
５）ＣＩＲ８＜糟　・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・°
・（２）〔発明の効果〕 以上説明したようにこの発明によれば、アルファ粒子の
入射によって生じるソフトエラーの発生が防止でき、も
って信頼性１の高い半導体記憶装置を提供することがで
きる。

【図面の簡単な説明】

第１図は従来の半導体記憶装置の回路図、第２図はアル
ファ粒子が入射した際に生じる電流ノ４ルス信号の波形
図、第３図はこの発明の半導体記憶装置の一実施例の回
路図、第４図はこの発明の他の実施例の回路図、第５図
はこの発明のさらに他の実施例の回路図である・ ２１．２２．３１．３２・・・抵抗、２３．２６゜３３
．３６・・・トランジスタ、２４．８４・・・インバー
タ、２５．１７．３５．３’；ｒ、４Ｂ・・・容量、４
０・・・フリツノフロップ、ＢＬ　、　ＢＬ・・・ビッ
ト線、乳・・・ワード線。 出願人代理人　　弁理士　鈴　江　武　彦箪　１　ヲ 第２図 １００　２００　３００　４００ −　Ｅｌ’！Ｆｌ苗（１）木斧） 第５図 特許庁長官　　若　杉　和　夫　　殿、１、事件の表示 、特Ｉｌｌ昭５７−１０２８３５号 ２、発明の名称 半導体、記憶装置 ３、補正をする者 事件との関係　　　特許出願人 （３０７）　　東京芝浦龜気株式会社 ４、代理人 ６、補正の対象 明細書 ７、補正の内容 （１）特許請求の範囲を別紙の通り「■正する。 （２１第９頁の（３）式を下記の通り訂正する。 記 （３）第９頁の＋４１式を下記の通り訂正する。 記 （４）第１０頁第２行目ないし第４行目にｒ　ＶＴＮ　
：トランジスタ・・・・・・の下限値」とあるをｒ　Ｖ
ＴＮ　ニップの６１．ｕＯｎの状態５、が破壊でれずに
安定状態に復帰可能な、インバータの出力ノード間の電
位差の最小の値」に引止する。 （５１第１７頁の０榎式を下記の通り訂正する。 （６）　　第１７頁のａ鶏式を下記の通り訂正する。 記 ２、特許請求の範囲　　　　、 （１）負荷となる血列接蔽された第１．第２の抵抗素子
および駆動用のトランジスタからそれぞれなり、負荷と
トランジスタとの接続点を出力端とする２組のインバー
タの入力端および出力端を互いに交差接続して栴成され
るフリップフロップと、上記第１．第２の抵抗素手の接
続点にその一端が接続される謝１の容量と、上記インバ
ータの出力端に゛□接続される第２の容量とを具備し、
上記第１．第２の抵抗素′子の値をＲＩ　＊　Ｒ２、上
記第１．第２の容量の値をＣＩ。 Ｃ２、上Ｅインバータ“の出力端における高レベル電位
の平均値を■。、上記フリップフロップの６１°゛、ｕ
Ｏ”の状態が安定した状態に復帰し得る”上記インバー
タや出力端間の電位差の最小値をＶＴＮ、アルファ粒子
の入射により発生したキャリアか収集されて生じる電流
・母ル夏が消滅するのに要する時間なｔｄとした場合に
、インバータの出力端との間に直列接続されていてその
値の間にＲ，）Ｒ，なる関係がある時に、書き込みモー
ド指定のために用いられる制卸ノ母ルス伯号の・９、ル
ス幅の最小値をｔｙとした場合に、Ｃ１Ｒ，＜　ｔｗの
条件を満足゛している特許論インバータの出力端との間
に直゛列接続され°ていてその値の間にＲ１（Ｒ，なる
関係がある時に、書き込みモード指定のために用いられ
る制卸ノクルス伯号のパルス幅の最小値をｔｖとした場
合に、Ｃ，Ｒ１＜ｔＷの条件を満足している特許請求の
範囲第１項に記載の半導体記憶装置。 （４）　　前記第１の容量の他端が他方のインノ々−タ
の出力端に接続されている特許請求の範囲第１項に記載
の半導体記憶装置。 出願人代理人　　弁理士　鈴　江　武　彦３−

Claims (1)

1. 【特許請求の範囲】 （１）負荷となる直列接続された第１．第２の抵抗素子
   および駆動用のトランジスタからそれぞれなり、負荷と
   トランジスタとの接続点を□出力端と、する２組葛イン
   バータの入力端および出力端を互いに交差接続して構成
   されるフリップフロップと、上記第１．第２の抵抗素子
   の接続点にその一端が接続される第１の容量と、上記イ
   ンノ々−夕の出力端に接続される第２の容量とを具備し
   、上記第１．第２の抵抗素子の値をＲ１１Ｒ２、上記第
   １　、第ンの容量の値をＣｉ、Ｃ，、上記インバータの
   出力端における高レベル電位の平均値を■。、トランジ
   スタが高レベルとして検出する電位の下限値をｖＴＮ％
   アルファ粒子の入射により発生したキャリアが収集され
   て生じる電流・ぐルスが消滅するのに要する時間をｔｄ
   とした場合に、 を満足することを特徴とする半導体記憶装置。 轄）前記第１．第２の抵抗がこの順に電源とインバータ
   の出力端との間に直列接続されていてその値の間にＲ，
   ＞Ｒ，なる関係がある時に、書き込みモード指定のため
   に用いられる制御・母ルス信号の・母ルス幅の最小値を
   ｔＷとした場合に、ｃｌｎ露、＜、ｔＷの条件を満足し
   ている特許請求の範囲第１項に記載の半導体記憶装置。 （３）前記第１．第２の抵抗がこの順に電源とインバー
   タの出力端との間に直列接続されていてその値の間にＲ
   １，（１’ｔ、なる関係がある時に、書き込みモード指
   定のために用いられる制御パルス信号のパルス幅の最小
   値を鴨とした場合に、ＣＩＲｒ　＜　ｔｙの条件を満足
   している特許請求の範囲第１項に記載の半導体記憶装２
   置。 （４）前記第、１の容量の他端が他方のインバータの出
   力端に接続されている特許請求の範囲第１項に記載め半
   導体記憶装置。