JPS58214921A - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPS58214921A JPS58214921A JP9781782A JP9781782A JPS58214921A JP S58214921 A JPS58214921 A JP S58214921A JP 9781782 A JP9781782 A JP 9781782A JP 9781782 A JP9781782 A JP 9781782A JP S58214921 A JPS58214921 A JP S58214921A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- constant voltage
- power supply
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明に、特にＭＯ日集槓回路に通した足電圧′ＷＬ
源回路に関する。
源回路に関する。
定電圧電源回路の基本的な回路構成として、例えは第１
図に示すよう々ものかある。
図に示すよう々ものかある。
この回路では、バッテリ電源１と出力端子２との間に制
御用トランジスタＱ、 Ｏか直列に人ｎられており、こ
の制御用トランジスタＱｏかオペアンプ３の出力電圧に
よって制御はれるようにされてｂる。また、オペアンプ
３の反転入力端子には、負荷ライン４の電圧か人力され
、非反転入力端子にはアース電位のような基８ｇ圧が入
力きれている。そして、オペアンプ３の出力電圧が制御
用Ｍ○ＢトランジスタＱＯのゲート端子に供給され、ト
ランジスタＱ、ｏｋ弁してオペアンプ３０反転入力端子
にネガティブフィードバックがかけられるようにされて
いる。これによって、オペアンプ３が反転増幅器として
動作されて、反転入力端子の電位丁なわち出力電圧ｖ１
か基準電圧Ｖｒｅｆとほぼ等しくなるようにバランスさ
れる。
御用トランジスタＱ、 Ｏか直列に人ｎられており、こ
の制御用トランジスタＱｏかオペアンプ３の出力電圧に
よって制御はれるようにされてｂる。また、オペアンプ
３の反転入力端子には、負荷ライン４の電圧か人力され
、非反転入力端子にはアース電位のような基８ｇ圧が入
力きれている。そして、オペアンプ３の出力電圧が制御
用Ｍ○ＢトランジスタＱＯのゲート端子に供給され、ト
ランジスタＱ、ｏｋ弁してオペアンプ３０反転入力端子
にネガティブフィードバックがかけられるようにされて
いる。これによって、オペアンプ３が反転増幅器として
動作されて、反転入力端子の電位丁なわち出力電圧ｖ１
か基準電圧Ｖｒｅｆとほぼ等しくなるようにバランスさ
れる。
なお、第１図の回路では基ｆｓ！ｒＬ圧としてアース電
位紮用いて−るか、本出願人によって既に提案式れでい
るバンドギャップ電圧とほぼ等しいオフ七ツ）ｋ持つよ
うにされたオペアンプ勿使用すること罠より、バンドギ
ャップ電圧にｔｌは等しい出力電圧Ｖ１に＊ることかで
きる。
位紮用いて−るか、本出願人によって既に提案式れでい
るバンドギャップ電圧とほぼ等しいオフ七ツ）ｋ持つよ
うにされたオペアンプ勿使用すること罠より、バンドギ
ャップ電圧にｔｌは等しい出力電圧Ｖ１に＊ることかで
きる。
しかしながら、上記のような定電圧ＷＬ源回路におして
は、オペアンプ３の応答速度か有限であるため、出力端
子２に接続された負荷か急激に変動したような場合には
、オペアンプ３の出力が七の変化に充分に追従すること
かできな−。−４：のため、負荷うＪン４のレベル（＝
出力電圧Ｖｔ ）が変動きれてしま込、次段のロジッ
ク回路が誤動作されるおそれかある等の欠点があった。
は、オペアンプ３の応答速度か有限であるため、出力端
子２に接続された負荷か急激に変動したような場合には
、オペアンプ３の出力が七の変化に充分に追従すること
かできな−。−４：のため、負荷うＪン４のレベル（＝
出力電圧Ｖｔ ）が変動きれてしま込、次段のロジッ
ク回路が誤動作されるおそれかある等の欠点があった。
そこでこの発明は、オペアンプと制御用トランジスタｒ
用すた定電圧回路と並列に、ＭＯ８ＦＦ；Ｔのもつしき
い匝電圧の和に等しいような定電圧を発生する禰助亀源
回路ｒ設け、負荷変動により定電圧回路の負荷ラインの
レベルか急激に変化した工うな場合塾に、上配禰助篭源
°回路エリ足電圧會発生させて出゛力端子に供給させる
ようにすることによって、電源延圧の急激な変動ケ抑制
できる工うにすること？目的とする。
用すた定電圧回路と並列に、ＭＯ８ＦＦ；Ｔのもつしき
い匝電圧の和に等しいような定電圧を発生する禰助亀源
回路ｒ設け、負荷変動により定電圧回路の負荷ラインの
レベルか急激に変化した工うな場合塾に、上配禰助篭源
°回路エリ足電圧會発生させて出゛力端子に供給させる
ようにすることによって、電源延圧の急激な変動ケ抑制
できる工うにすること？目的とする。
以下図面に基づいてこの発明？鰭明する。
第２図は本発明に係る定電圧電源回路の一実施例紮示す
。図におりて、１は例えばバッテリ電圧のような電源、
２は出力端子で、電源ｌと出力端子２との間には制御用
Ｍ ＯＳ Ｆ Ｆ！ Ｔ Ｑ、 ｏが直列に接続されて
いる。この制御用ＭＯ８ＦＦｉＴＱ、Ｑのゲート端子に
は、出力電圧Ｖｌと同一の電圧ｒ反転入力端子の人力電
圧とするオペアンプ３の出力電圧が印加されている。ま
た、上記オペアンプ３の非反転入力端子には基準電圧Ｖ
ｒｏｌか入力されている。
。図におりて、１は例えばバッテリ電圧のような電源、
２は出力端子で、電源ｌと出力端子２との間には制御用
Ｍ ＯＳ Ｆ Ｆ！ Ｔ Ｑ、 ｏが直列に接続されて
いる。この制御用ＭＯ８ＦＦｉＴＱ、Ｑのゲート端子に
は、出力電圧Ｖｌと同一の電圧ｒ反転入力端子の人力電
圧とするオペアンプ３の出力電圧が印加されている。ま
た、上記オペアンプ３の非反転入力端子には基準電圧Ｖ
ｒｏｌか入力されている。
そして、上記オペアンプ３と制御用ＭＯ８ＦＦｉＴＱ、
Ｏとからなる定電圧回路５と並列に、ノードａとノード
ｂとの闇には補助電源回路６が設けられて込る。
Ｏとからなる定電圧回路５と並列に、ノードａとノード
ｂとの闇には補助電源回路６が設けられて込る。
この補助電源回路６は、特に制限きれなりが、この実施
例では、４個のデプレッション形のＰチャンネルＭＯ８
ＦＥＴＱ１〜Ｑ、４にＬり構成６れている。各ＭＯ８Ｆ
ＥＴＱ、、 〜Ｑ４のソースはそれぞれ電源＊ Ｊ：ｉ
＝ Ｖ ｏに共通に接続されている。また、第１のＭＯ
８ＦＫＴＱ、、のゲート端子にはアース電位か印加され
、−第２．第３および第４のＭＯ８ＦＦｉＴＱ２ 、Ｑ
ｓおよびＱ、４ の各ゲート端子Ｖ（ｔｌ１、−ｔ−レ
ぞれ前段）ＭＯＲＦＥ ＴＱ、＋ 、 Ｑ、箇および
Ｑ、３のドレイン電位か印加されるように接続式ｔして
ｂる。そして、最後段のＭｏ５ｔ五Ｔ０．４のドレイン
電位極がノードｂｌｃ接続芒れるようにされてｂる。
例では、４個のデプレッション形のＰチャンネルＭＯ８
ＦＥＴＱ１〜Ｑ、４にＬり構成６れている。各ＭＯ８Ｆ
ＥＴＱ、、 〜Ｑ４のソースはそれぞれ電源＊ Ｊ：ｉ
＝ Ｖ ｏに共通に接続されている。また、第１のＭＯ
８ＦＫＴＱ、、のゲート端子にはアース電位か印加され
、−第２．第３および第４のＭＯ８ＦＦｉＴＱ２ 、Ｑ
ｓおよびＱ、４ の各ゲート端子Ｖ（ｔｌ１、−ｔ−レ
ぞれ前段）ＭＯＲＦＥ ＴＱ、＋ 、 Ｑ、箇および
Ｑ、３のドレイン電位か印加されるように接続式ｔして
ｂる。そして、最後段のＭｏ５ｔ五Ｔ０．４のドレイン
電位極がノードｂｌｃ接続芒れるようにされてｂる。
上記各ＭＯ８ＦＥＴＱ１〜Ｑ４は、それぞれほぼ等しｂ
しきｂ饋電圧ｖｔｈ’に持つように形成されている。従
って、ＭＯ８ＦＩｌ！ＴＱ＋ 〜Ｑ４からなる補助電源
回路６は、ノードｂのレベルが充分に下げられていると
きには、ＭＯ８ＦＥＴＱ、＋のドレイン電位が、Ｑ、１
のゲート電位（Ｏｖ）よりもしきＩ−ｈ ｌ＋ｆ！電
圧ｖｔｈだけ低くされる。また、ＭＯ８Ｆｌ！ｉＴＱ、
のドレイン電位はそのゲート［位（Ｖｔｈ ）工ｐも史
にＶｔｈだヴ低く芒れる。このようにして、実施例のよ
うに４個のＭＯ日ＦＪｌｉＴか従続された場合には、最
後段のＭ Ｏ８Ｆ Ｅ Ｔ Ｑ、４のドレイン電位は４
ＶｔｈＰＣ芒れるようになる。しかも、最後段のＭＯ
８ＦＦｉＴＱ、４のドレイン電位がノードｂの電位によ
って強制的に４ ｖｔｈ匂上にされると、ＭＯ８７Ｆｉ
ＴＱ４がオフでれて、補助１［源回路６はカットオフさ
れるようになる。
しきｂ饋電圧ｖｔｈ’に持つように形成されている。従
って、ＭＯ８ＦＩｌ！ＴＱ＋ 〜Ｑ４からなる補助電源
回路６は、ノードｂのレベルが充分に下げられていると
きには、ＭＯ８ＦＥＴＱ、＋のドレイン電位が、Ｑ、１
のゲート電位（Ｏｖ）よりもしきＩ−ｈ ｌ＋ｆ！電
圧ｖｔｈだけ低くされる。また、ＭＯ８Ｆｌ！ｉＴＱ、
のドレイン電位はそのゲート［位（Ｖｔｈ ）工ｐも史
にＶｔｈだヴ低く芒れる。このようにして、実施例のよ
うに４個のＭＯ日ＦＪｌｉＴか従続された場合には、最
後段のＭ Ｏ８Ｆ Ｅ Ｔ Ｑ、４のドレイン電位は４
ＶｔｈＰＣ芒れるようになる。しかも、最後段のＭＯ
８ＦＦｉＴＱ、４のドレイン電位がノードｂの電位によ
って強制的に４ ｖｔｈ匂上にされると、ＭＯ８７Ｆｉ
ＴＱ４がオフでれて、補助１［源回路６はカットオフさ
れるようになる。
次に、上記回路の動作ｒ説明する。
上記回唱ハオベアンプ３の基準電圧”ｒ６ｆｋ４ ｖｔ
ｈよりも大きく設定すること罠よって、定常状態では補
助電源回路６かカットオフされ、オペアンプ３と制御用
Ｍ ＯＳ Ｆ ＦＩ Ｔ Ｑ、 ｏとからなる定電圧回
路５から定電圧（ζＶｒｏｆ）か出力端子２へ供？＠逼
れるようにされている６ 基準’１Ｆｆｖｒｅｆかｎ Ｖ ｔ ｈ （実施例でｌ
ｄ ４ ｖｔｈ）エフも大きい場合には、オペアンプ３
０反転入力端子に制御用ＭＯ８ＦＫＴＱ、Ｑｋ弁してネ
ガティブフィードバックがかけられることにニジ、オペ
アンプ３か反転増幅器として動作さｎ１定當状態ではノ
ードｂのレベルが基１１％圧Ｖｒ６ｆと略等しい工うな
電位に維持され、：３゜その結果、ＭＯ８ＦＥＴＱ、４
のドレイン電位か４ｖｔｈよりも高す電位にされてオフ
状態に嘔九、補助ｗＬ源回路６かカットオフされる。つ
捷り、出力端子２には定電圧回路５からの定電圧（−ｖ
ｒ８ｆ）か供給される。
ｈよりも大きく設定すること罠よって、定常状態では補
助電源回路６かカットオフされ、オペアンプ３と制御用
Ｍ ＯＳ Ｆ ＦＩ Ｔ Ｑ、 ｏとからなる定電圧回
路５から定電圧（ζＶｒｏｆ）か出力端子２へ供？＠逼
れるようにされている６ 基準’１Ｆｆｖｒｅｆかｎ Ｖ ｔ ｈ （実施例でｌ
ｄ ４ ｖｔｈ）エフも大きい場合には、オペアンプ３
０反転入力端子に制御用ＭＯ８ＦＫＴＱ、Ｑｋ弁してネ
ガティブフィードバックがかけられることにニジ、オペ
アンプ３か反転増幅器として動作さｎ１定當状態ではノ
ードｂのレベルが基１１％圧Ｖｒ６ｆと略等しい工うな
電位に維持され、：３゜その結果、ＭＯ８ＦＥＴＱ、４
のドレイン電位か４ｖｔｈよりも高す電位にされてオフ
状態に嘔九、補助ｗＬ源回路６かカットオフされる。つ
捷り、出力端子２には定電圧回路５からの定電圧（−ｖ
ｒ８ｆ）か供給される。
しかして、出力端子２に接続きれた負荷が急激に変動し
て、負荷ライン４のレベルｒ急に下けるように作用した
場合には、オペアンプ３の応答速度によって制限されて
オペアンプ出力の変化かこれに追従できなくなる。その
πめ、オペアンプ３の人力電圧のｆ！１］かフィードバ
ック６れる１でに時間かかかり、七〇間ＫｖＬ荷ライン
４のレベルが下がってしまう。
て、負荷ライン４のレベルｒ急に下けるように作用した
場合には、オペアンプ３の応答速度によって制限されて
オペアンプ出力の変化かこれに追従できなくなる。その
πめ、オペアンプ３の人力電圧のｆ！１］かフィードバ
ック６れる１でに時間かかかり、七〇間ＫｖＬ荷ライン
４のレベルが下がってしまう。
ところか、上記実施例の回路では、ノードｂのレベルか
４Ｖｔｈよりも下がるとＭＯ８ＦＦ！ＴＱ、４がオンさ
ｎ６ようになる。七の結果、ＭＯ８ＦＥＴＱ４ｒ通して
出力端子２に電源ｌがらの電流が供給される工うにな９
、出力電圧Ｖ、は補助［源回路６によって、こｒｌ’ｊ
構成するＭＯ８Ｆ’ＥＴのしきい匝電圧Ｖ３の個敷倍の
電圧４Ｖ、５よりも下からないようにされる。
４Ｖｔｈよりも下がるとＭＯ８ＦＦ！ＴＱ、４がオンさ
ｎ６ようになる。七の結果、ＭＯ８ＦＥＴＱ４ｒ通して
出力端子２に電源ｌがらの電流が供給される工うにな９
、出力電圧Ｖ、は補助［源回路６によって、こｒｌ’ｊ
構成するＭＯ８Ｆ’ＥＴのしきい匝電圧Ｖ３の個敷倍の
電圧４Ｖ、５よりも下からないようにされる。
そして、ある特出ｊが経過して、オペアンプ３の出力が
変化し、人力電圧の変化を打ち消丁ようなフィードバッ
クがかけられると、ノードｂのレベルは再びほぼ基準電
圧ｖｒ６ｆに等しくなるように変化はれる。そのため、
出力電圧ｖｌＩ／′ｉ、補助電源回路６による定電圧４
Ｖｔｈから定′醒庄回路５による定電圧（＃ ｙ ｒ、
ｆ）へと移行芒ｉする。これにｆ）て、ＭＯ８ＦＦｉ
ＴＱ、４０ソ−ｘＨ位か４ｖｔｈＬシも高くされてオフ
状態に芒ｎＸ補助屯源回路６か再びカットオフされる。
変化し、人力電圧の変化を打ち消丁ようなフィードバッ
クがかけられると、ノードｂのレベルは再びほぼ基準電
圧ｖｒ６ｆに等しくなるように変化はれる。そのため、
出力電圧ｖｌＩ／′ｉ、補助電源回路６による定電圧４
Ｖｔｈから定′醒庄回路５による定電圧（＃ ｙ ｒ、
ｆ）へと移行芒ｉする。これにｆ）て、ＭＯ８ＦＦｉ
ＴＱ、４０ソ−ｘＨ位か４ｖｔｈＬシも高くされてオフ
状態に芒ｎＸ補助屯源回路６か再びカットオフされる。
七の結果、回路は定電圧回路５から出力端子２ＶＣ対し
てＹＬ流が供給さｎる定常状態に復帰’ＪｒＬる工うに
なる。
てＹＬ流が供給さｎる定常状態に復帰’ＪｒＬる工うに
なる。
上記実施例では、補助電源回路６７４個のＭＯＦＩＦＥ
ｉＴによｐ構成したものケ説明したが１Ｍ０８ＦＥＴの
個数は４個に限定ものではなく、１つあるｂは５個以上
であってもよ−。つまり、■、１） ｎ ｖｔｈの条件
か＃たされるように、ｎ個のＭＯＳ Ｆ ＩＩＩ Ｔ
’ｋＸ前段のＭＯ８ＦＪＤＴのンース篭位が次段のＭＯ
８ＦＦｉＴのゲート端子に開局され、かつ各ＭＯ８ＦＥ
ＩＴのドレイン力）電源電圧ｖｏに共通に接続さｎるよ
うに芒Ｊｔていれはよい。
ｉＴによｐ構成したものケ説明したが１Ｍ０８ＦＥＴの
個数は４個に限定ものではなく、１つあるｂは５個以上
であってもよ−。つまり、■、１） ｎ ｖｔｈの条件
か＃たされるように、ｎ個のＭＯＳ Ｆ ＩＩＩ Ｔ
’ｋＸ前段のＭＯ８ＦＪＤＴのンース篭位が次段のＭＯ
８ＦＦｉＴのゲート端子に開局され、かつ各ＭＯ８ＦＥ
ＩＴのドレイン力）電源電圧ｖｏに共通に接続さｎるよ
うに芒Ｊｔていれはよい。
筐た、オペアンプ３として、本出願人か既に提案したバ
ンドギャップ電圧に等ししようなオフセラ）？持つよう
にされたものを使用することもできる。
ンドギャップ電圧に等ししようなオフセラ）？持つよう
にされたものを使用することもできる。
なお、上記実施例の回路の場合、定電圧電源回路として
、補助を源回路６のみ用いればよいようにも考えられる
。しかし、ＭＯ８ＦＫＴＱ、、 〜Ｑ、ｎからなる上
記補助電源回路６に、現在の製造技術では、各Ｍ ０８
７ Ｋ Ｔ Ｑ、＋ 〜Ｑ、ｎのし＠い値！！、庄ｖｔ
ｈのバラツキが比較的大きく芒れてしまう。
、補助を源回路６のみ用いればよいようにも考えられる
。しかし、ＭＯ８ＦＫＴＱ、、 〜Ｑ、ｎからなる上
記補助電源回路６に、現在の製造技術では、各Ｍ ０８
７ Ｋ Ｔ Ｑ、＋ 〜Ｑ、ｎのし＠い値！！、庄ｖｔ
ｈのバラツキが比較的大きく芒れてしまう。
そのため、補助電源回路６から得られる定電圧の精度が
低くなり、補助電源回路６のみでは定電圧電源回路とし
て不光分である。
低くなり、補助電源回路６のみでは定電圧電源回路とし
て不光分である。
以上説明したごとくこの発明は、オペアンプとＩＩＩ
Ｎ用トランジスタｒ用いた定電圧回路と並列に、ＭＯ８
７ＦｉＴの持つしきｕ ｌｉｔ電圧の和に等し込ような
定電圧音発生する補助電源回路ケ設け、常時は定電圧回
路工り定電圧ｒ供給−し、負荷＆動により負荷ラインの
レベルが急激に変化式せられｆｃような場合には、補助
！ｙＪ、回路より定電圧を発生させるようにし友ので、
負荷変動による電源電圧の急激な変ｖＪ？抑制すること
かでき、これによって次段のロジック回路の誤蛎作葡防
止することができる等の効果會有する。
Ｎ用トランジスタｒ用いた定電圧回路と並列に、ＭＯ８
７ＦｉＴの持つしきｕ ｌｉｔ電圧の和に等し込ような
定電圧音発生する補助電源回路ケ設け、常時は定電圧回
路工り定電圧ｒ供給−し、負荷＆動により負荷ラインの
レベルが急激に変化式せられｆｃような場合には、補助
！ｙＪ、回路より定電圧を発生させるようにし友ので、
負荷変動による電源電圧の急激な変ｖＪ？抑制すること
かでき、これによって次段のロジック回路の誤蛎作葡防
止することができる等の効果會有する。
第１図は従来の定電圧電源回路の基本的な回路構成の一
例ケ示す回路図、 第２図は本発明に係る定電圧電源回路の一実施例ｒ示す
回路図である。 １・・・電源、２・・・出力端子、３・・・オペアンプ
、４・・・負荷ライン、５・・・定電圧回路、６・・・
補助［源回路、Ｑ、Ｏ・・・制御相トランジスタ。
例ケ示す回路図、 第２図は本発明に係る定電圧電源回路の一実施例ｒ示す
回路図である。 １・・・電源、２・・・出力端子、３・・・オペアンプ
、４・・・負荷ライン、５・・・定電圧回路、６・・・
補助［源回路、Ｑ、Ｏ・・・制御相トランジスタ。
Claims (1)
- 回路の出力電圧に対応する電圧か一方の入力とされ、基
準電圧か他方の人力と芒ｆＬ声オペアンプおよびこのオ
ペアンプの出力によって開側ｊされて、電源７亀圧から
の翫流ｒ出力端子に供給するための制御用トランジスタ
とからなり、基準電圧に対応した電圧か出力憾れる↓う
に芒れた定電圧回路と、この定電圧回路と並列に設けら
７１．複数個のＭＯＲＦＥＴ力１１ｔｉＪ段のＭＯ８Ｆ
ＥＴのソース電位か次段のＭＯ８ＦＪ！ｉＴのゲートに
日」加されるように接続ざｎることにエリそのしき一１
直電圧の木口に等しくかつ上記定電圧回路よりも低い定
電圧ｒ上記出力端子に供給することができるようＫされ
た補助１廖回路とに↓って構成名几てなることｒ特徴と
する定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9781782A JPS58214921A (ja) | 1982-06-09 | 1982-06-09 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9781782A JPS58214921A (ja) | 1982-06-09 | 1982-06-09 | 定電圧電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58214921A true JPS58214921A (ja) | 1983-12-14 |
Family
ID=14202291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9781782A Pending JPS58214921A (ja) | 1982-06-09 | 1982-06-09 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58214921A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1847901A1 (en) * | 2006-04-19 | 2007-10-24 | Infineon Tehnologies AG | Input sense line for low headroom regulators |
| JP2007323915A (ja) * | 2006-05-31 | 2007-12-13 | Nec Microwave Inc | 電源装置及び高周波回路システム |
-
1982
- 1982-06-09 JP JP9781782A patent/JPS58214921A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1847901A1 (en) * | 2006-04-19 | 2007-10-24 | Infineon Tehnologies AG | Input sense line for low headroom regulators |
| JP2007323915A (ja) * | 2006-05-31 | 2007-12-13 | Nec Microwave Inc | 電源装置及び高周波回路システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0321226B1 (en) | Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential | |
| US8077527B2 (en) | SRAM leakage reduction circuit | |
| US7564225B2 (en) | Low-power voltage reference | |
| JPH0327934B2 (ja) | ||
| US6380799B1 (en) | Internal voltage generation circuit having stable operating characteristics at low external supply voltages | |
| US7106042B1 (en) | Replica bias regulator with sense-switched load regulation control | |
| US6777920B2 (en) | Internal power-supply potential generating circuit | |
| JPS58214921A (ja) | 定電圧電源回路 | |
| CN100429865C (zh) | 恒定电流产生电路 | |
| JP2771182B2 (ja) | 安定化電源回路 | |
| US6906651B2 (en) | Constant current source with threshold voltage and channel length modulation compensation | |
| JP2667167B2 (ja) | 電圧発生回路 | |
| JPS63217718A (ja) | 論理回路 | |
| JPH0785664A (ja) | ダイナミック型ｍｏｓメモリ | |
| JPH0424813A (ja) | 定電圧回路 | |
| JP2748477B2 (ja) | 定電圧発生回路 | |
| JP2748478B2 (ja) | 定電圧発生回路 | |
| JP2772069B2 (ja) | 定電流回路 | |
| JPS63263910A (ja) | 電圧比較器 | |
| JPH0210917A (ja) | Ｍｏｓトランジスタのしきい値電圧発生回路 | |
| JPS61245617A (ja) | 電界効果型トランジスタの駆動回路 | |
| JPH0241042B2 (ja) | ||
| JPS6232641A (ja) | 耐放射線集積回路 | |
| JPS59205624A (ja) | 定電圧電源装置 | |
| WO2007043106A1 (ja) | バイアス回路 |