JPS6232641A

JPS6232641A - 耐放射線集積回路

Info

Publication number: JPS6232641A
Application number: JP60171022A
Authority: JP
Inventors: Takeshi Mizusawa; 水沢　武; Noboru Shiono; 塩野　登
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-08-05
Filing date: 1985-08-05
Publication date: 1987-02-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、放射線環境下での使用に好適なＭＯＳ型の集
積回路に関し、特にＭＯＳトランジスタの閾値の放射線
劣化による大幅変動を補償できるようにした耐放射線集
積回路に関する。

〔従来技術〕

一般に、ダイナミック形のＭＯＳメモリでは、基板バイ
アス発生回路をチップ上に搭載しているが、閾値電圧変
動を補うような制御は実施されていない。一方、放射線
耐量が比較的大きいＣＭＯ８型Ｏ８回路では、Ｐチャン
ネルＭＯＳトランジスタ、ＮチャンネルＭＯ３Ｉ−ラン
ジスタともに、基板バイアス電圧を印加している例はな
い。

一般に、集積回路を使用している環境では、閾値電圧の
経年変動は小さく、製造のバラツキによる閾値電圧の偏
差も小さいために、閾値電圧変動を補うような対策は必
要とされていなかった。

以上のように、従来では、ＭＯ３型集積回路の閾値電圧
変動を補うような対策が施されていなかったために、宇
宙や原子炉等の放射線環境下では、ＭＯＳトランジスタ
の閾値電圧が大幅に変動し、放射線のない普通の環境と
比較して集積回路の耐用寿命が極端に短かかった。

〔発明の目的〕

本発明は以上のような点に鑑みてなされたもので、その
目的は、放射線環境下であっても、ＭＯＳトランジスタ
の閾値電圧が安定となるようにした耐放射線集積回路を
堤供することである。

〔発明の構成〕

このために本発明では、基板バイア発生手段、内蔵する
ＭＯ３Ｉ−ランジスタの閾値電圧変化を検出する閾値電
圧検出手段、及び基板バイアス電圧検出手段を同一チッ
プ内に搭載し、上記閾値電圧検出手段の検出結果によっ
て、上記閾値電圧の変動を補う方向に上記基板バイアス
電圧発生手段を制御し、上記閾値電圧をほぼ一定値に保
持するように構成している。

〔実施例〕

以下、本発明の実施例について説明する。図はその一実
施例を示すものである。１□〜ｌ、はＭＯＳトランジス
タであり、そのドレインとゲートを共通接続してダイオ
ードを等測的に構成している。Ｒは抵抗であり、その値
はＭＯＳトランジスタ１．〜１．を流れるサブスレッシ
ョルド電流よりも僅かに大きな電流が流れるように設定
される。

そして、これらによりＭＯＳトランジスタの閾値電圧検
出手段が構成されいてる。２はコンパレータで、その非
反転入力端子には抵抗Ｒと最下段のＭＯ３Ｉ−ランジス
タ１３のソースとの共通接続点の電圧■８が印加するよ
うになっている。３はナントゲートで、その一方の入力
端子にはコンパレータ２の出力が、また他方の入力端子
には集積回路で使用しているクロックパルス或いは別途
内蔵した発振回路からのパルスが入力端子４を介して入
力するようになっている。５はドライバである。

コンデンサＣＩ−ＣＺとダイオードＤ、　、Ｄ、とは、
倍電圧整流回路を構成しており、ここから負の基板バイ
アス電圧Ｖ１１．が出力する。ダイオードＤ、Ｉとコン
デンサＣ１は基板バイアス電圧検出手段を構成し、ここ
で得られた正の電圧Ｖ０が上記コンパレータ２の反転入
力端子に印加するようになっている。そして、全体が基
板バイアス発生手段を構成している。

さて、電源電圧を■。。とじ、ＭＯＳトランジスタｌＩ
〜１３の各々の閾値電圧を■いとすると、コンパレータ
２に入力する電圧■８は次の式で表される。

ＶＲ＃Ｖｏｏ−３Ｖい　　　　　　　　　・・・Ｔｌ）
ｉ方、電圧■。は、はぼｌＶ、、Ｉに比例するため、定
数ｋを用いて、次のように表される。

Ｖｏ　＝　ｋ　ｌ　Ｖｓ＋ｌ　　　　　　　　　　・・
・（２）電圧■。と■えとは、コンパレータ２で比較さ
れて、 ■・・・ＶＲ＞Ｖ。ならば、コンパレータ２の出力が“
１”となって、入力端子４に印加しているパルスがナン
トゲート３の出力側に現れる。そして、コンデンサＣｚ
、Ｃ’ｓに次々と電荷が蓄積され、ｌＶ＋＋Ｊ　、Ｖｏ
の電圧が上昇する。

■・・・電圧Ｖ０が上昇して、Ｖ、＜Ｖｏとなると、コ
ンパレータ２の出力は“０”となり、ナントゲート３の
出力は“ｌ”に固定され、コンデンサＣＺ、Ｃ３へは電
荷が供給されなくなる。

■・・・リーク電流によりコンデンサＣ１の電荷が放電
して電圧ｖ０が低下し、Ｖや〉■。となると、再度上記
■の状態に戻る。

即ち、この回路は、 ■。＝Ｖえ　　　　　　　　　　　　　　　　　　・・
・（３）となるように制御される。式（１）〜（３）よ
り、１ｖｌｌ−１＝　（Ｖ。。−３■い）／ｋ　　　　
・・・（４）となる。一方、電圧Ｖいは次の弐で与えら
れる。

Ｖｔｈ＝　　Ｖｓｓ＋Ａ１　＋Ａｚ　ｒコ丁Ｖ　ａｗｌ
ここで、Ａ＋　、Ａｔ　、Ａｓは定数である。また、Ｖ
Ｒ３は正電荷による電位である。

一般に放射線劣化により、電圧Ｖ。が増加し電圧■いが
低下することが知られている。式（４）を見ると、■い
が低下すると　ＩＶ□１が増加することが明らかである
。　ＩＶ　、、Ｉが増加すると、式（５）で■いが上昇
する。

以上のように、図の回路では、放射線劣化によりＶｔｈ
が低下すると　ＩＶ−１を増加させて■いの低下を補う
働きをする。このように、放射線劣化では集積回路チッ
プ内のすべてのＭＯ５Ｉ−ランジスタの閾値電圧がほぼ
一様に低下するため、図のＭＯ５Ｉ−ランジスタ１１〜
１．を代表させて変化量を検出することが可能となるで
ある。

なお、図示した実施例では、３個のＭＯ３Ｉ−ランジス
タを接続しているが、閾値電圧の値、抵抗Ｒの値、整流
回路の容量、電圧■。、ＶＩＢの設定値によって、その
ＭＯＳトランジスタの個数が決まる。また、図の抵抗Ｒ
は内部抵抗の大きなＭＯＳトランジスタで代用させるこ
とも可能である。

また、以上の例では、ＮチャンネルＭＯＳトランジスタ
について説明したが、Ｐチャンネルの場合はダイオード
の向きと電圧の極性が逆転する。

また、０ＭＯ３に適用する場合は、Ｐチャンネル側の■
Ｉ、Ｉ、と接地が図示のものと逆となる。Ｐチャンネル
ＭＯ３トランジスタの場合は、Ｐチャンネルの閾値電圧
は放射線劣化により、絶対値が上昇する傾向があるため
、ＶｌｌＭを低下させる方向に制御しなければならない
。０ＭＯ３に本発明を適用する場合は、図の回路の一部
をＣＭＯ５で構成すれば、電圧降下が少なく効率の良い
回路特性を得ることができる。

〔発明の効果〕

以上説明したように、本発明によれば、内蔵ＭＯ３トラ
ンジスタの閾値電圧の変動が補償される方向に基板バイ
アスが制御されるので、放射線耐量が向上し、宇宙や原
子炉等の放射線環境下での使用に好適となるという特徴
がある。

【図面の簡単な説明】

図は本発明の一実施例を示す回路である。１、〜１３・・・ＭＯＳトランジスタ、２・・・コンパ
レータ、３・・・ナントゲート、４・・・入力端子、５
・・・ドライバ。

Claims

【特許請求の範囲】

（１）、ＭＯＳ型の集積回路において、基板バイア発生
手段、内蔵するＭＯＳトランジスタの閾値電圧変化を検
出する閾値電圧検出手段、及び基板バイアス電圧検出手
段を同一チップ内に搭載し、上記閾値電圧検出手段の検
出結果によって、上記閾値電圧の変動を補う方向に上記
基板バイアス電圧発生手段を制御し、上記閾値電圧をほ
ぼ一定値に保持するようにしたことを特徴とする耐放射
線集積回路。