JP2771182B2 - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JP2771182B2 JP2771182B2 JP63212103A JP21210388A JP2771182B2 JP 2771182 B2 JP2771182 B2 JP 2771182B2 JP 63212103 A JP63212103 A JP 63212103A JP 21210388 A JP21210388 A JP 21210388A JP 2771182 B2 JP2771182 B2 JP 2771182B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- differential amplifier
- stabilized power
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、安定化電源回路に関し、特に、腕時計等小
容量の電池を用いた低電圧の安定化電源回路に関する。
容量の電池を用いた低電圧の安定化電源回路に関する。
従来の技術 従来この種の安定化電源は、第２図に示す様に、基準
電圧発生回路30、差動増幅回路33及び出力回路32は同一
の電源に接続されていた。
電圧発生回路30、差動増幅回路33及び出力回路32は同一
の電源に接続されていた。
発明が解決しようとする課題 上述した従来の安定化電源回路は、差動増幅回路33の
電源を基準電圧発生回路30、出力回路32と同じ電源を使
用していたので、出力回路32のFET9のゲート電圧を端子
20−22に加えられる電圧範囲のダイナミックレンジしか
ない為に特性の保証範囲あるいは製造条件が制限され、
製品のコストを上げるという欠点があった。
電源を基準電圧発生回路30、出力回路32と同じ電源を使
用していたので、出力回路32のFET9のゲート電圧を端子
20−22に加えられる電圧範囲のダイナミックレンジしか
ない為に特性の保証範囲あるいは製造条件が制限され、
製品のコストを上げるという欠点があった。
これを改善する為には、差動増幅回路の電源電圧を電
位差の大きい電源から供給し、ダイナミックレンジを広
くすれば良い事は知られていたが、腕時計等の場合には
小容量の電池電源は重負荷時瞬間的に大電流が流れた場
合に電圧が変動し、その影響が安定化電源回路出力電圧
を不安定にするという欠点がある為に使用できなかっ
た。
位差の大きい電源から供給し、ダイナミックレンジを広
くすれば良い事は知られていたが、腕時計等の場合には
小容量の電池電源は重負荷時瞬間的に大電流が流れた場
合に電圧が変動し、その影響が安定化電源回路出力電圧
を不安定にするという欠点がある為に使用できなかっ
た。
そこで本発明の目的は、従来の技術に内在する上記欠
点を解決し、瞬時的に大電流が流れて電圧が変動する電
源を使用しても安定化電源回路出力電圧に影響がなくダ
イナミックレンジを広げる事ができ、特性の保証範囲あ
るいは製造条件を緩和して不良の発生を低減することを
可能とした新規な安定化電源回路を提供することにあ
る。
点を解決し、瞬時的に大電流が流れて電圧が変動する電
源を使用しても安定化電源回路出力電圧に影響がなくダ
イナミックレンジを広げる事ができ、特性の保証範囲あ
るいは製造条件を緩和して不良の発生を低減することを
可能とした新規な安定化電源回路を提供することにあ
る。
課題を解決するための手段 上記目的を達成する為に、本発明に係る安定化電源回
路は、第１と第２の電源を使用する基準電圧発生回路
と、電位差の大きい第１と第３の電源を使用し該第３の
電源からFETもしくはダイオードを介して接続され、更
に該接続点と前記第１の電源間に並列にコンデンサを接
続した接続点より電源が供給される差動増幅回路とを備
えて構成される。
路は、第１と第２の電源を使用する基準電圧発生回路
と、電位差の大きい第１と第３の電源を使用し該第３の
電源からFETもしくはダイオードを介して接続され、更
に該接続点と前記第１の電源間に並列にコンデンサを接
続した接続点より電源が供給される差動増幅回路とを備
えて構成される。
この差動増幅回路の第１の電源と第３の電源の電位差
が瞬時に変動して第１の電源と第２の電源の電位差より
小さくなった場合には、FETもしくはダイオードは逆バ
イアスとなり第３の電源より電源供給がされなくなる
が、その間コンデンサに蓄えられた電荷により差動増幅
回路に電源が供給され、安定した電源電圧を印加される
事により差動増幅回路の出力電圧は変動せず、出力回路
の制御電圧が変化しない。この為に、電源変動のある第
３の電源を使用しても安定化電源回路出力に影響がな
く、差動増幅回路のダイナミックレンジを広げる事がで
き、特性保証範囲あるいは製造条件が緩和でき、不良発
生が低減されると共に、廉価に製品を製造できる効果が
得られる。
が瞬時に変動して第１の電源と第２の電源の電位差より
小さくなった場合には、FETもしくはダイオードは逆バ
イアスとなり第３の電源より電源供給がされなくなる
が、その間コンデンサに蓄えられた電荷により差動増幅
回路に電源が供給され、安定した電源電圧を印加される
事により差動増幅回路の出力電圧は変動せず、出力回路
の制御電圧が変化しない。この為に、電源変動のある第
３の電源を使用しても安定化電源回路出力に影響がな
く、差動増幅回路のダイナミックレンジを広げる事がで
き、特性保証範囲あるいは製造条件が緩和でき、不良発
生が低減されると共に、廉価に製品を製造できる効果が
得られる。
実施例 次に、本発明をその好ましい一実施例について図面を
参照して具体的に説明する。
参照して具体的に説明する。
第１図は本発明の一実施例を示す回路構成図である。
第１図を参照するに、本発明の一実施例は、端子20−
22間を電源とする基準電圧発生回路30と、出力回路32
と、端子20−22間の電位差より電位差の大きい電圧であ
る端子20−23間を電源とする差動増幅回路31とにより構
成され、端子20−21間から出力電圧を得る安定化電源回
路である。
22間を電源とする基準電圧発生回路30と、出力回路32
と、端子20−22間の電位差より電位差の大きい電圧であ
る端子20−23間を電源とする差動増幅回路31とにより構
成され、端子20−21間から出力電圧を得る安定化電源回
路である。
差動増幅回路31は、端子20の電源から定電流源１を介
して基板を端子20の電源と接続したＰチャネルエンハン
スメントFET4,5のソース電極に接続され、FET4のゲート
電極は基準電圧発生回路30の出力に接続され、FET5のゲ
ート電極は出力回路32の出力端子21へ接続されている。
FET4のドレインはＮチャネルエンハンスメントFET6のゲ
ート電極とドレイン電極に接続され、FET5のドレイン電
極はＮチャネルエンハンスメント型FET7のゲート電極と
ドレイン電極に接続されている。
して基板を端子20の電源と接続したＰチャネルエンハン
スメントFET4,5のソース電極に接続され、FET4のゲート
電極は基準電圧発生回路30の出力に接続され、FET5のゲ
ート電極は出力回路32の出力端子21へ接続されている。
FET4のドレインはＮチャネルエンハンスメントFET6のゲ
ート電極とドレイン電極に接続され、FET5のドレイン電
極はＮチャネルエンハンスメント型FET7のゲート電極と
ドレイン電極に接続されている。
Ｎチャネルエンハンスメント型FET6,7のソース電極と
基板は、端子20の電源より定電流源２を介してドレイン
電極に接続されゲート電極がＮチャネルエンハンスンメ
ント型FET6のゲート電極と接続されたＮチャネルエンハ
ンスメント型FET8のソース電極と基板に接続され、更に
一端が端子20の電源に接続されたコンデンサ11の他の一
端と、カソード電極を端子23の電源に接続されたダイオ
ード10のアノード電極と接続されている。
基板は、端子20の電源より定電流源２を介してドレイン
電極に接続されゲート電極がＮチャネルエンハンスンメ
ント型FET6のゲート電極と接続されたＮチャネルエンハ
ンスメント型FET8のソース電極と基板に接続され、更に
一端が端子20の電源に接続されたコンデンサ11の他の一
端と、カソード電極を端子23の電源に接続されたダイオ
ード10のアノード電極と接続されている。
出力回路32は、端子20の電源から定電流源３を介して
ＰチャネルデプレッションFET9のソース電極に接続さ
れ、ドレイン電極が端子22の電極に接続されると共に、
基板が端子20の電源に接続され、ゲート電極が前記Ｎチ
ャネルエンハンスメント型FET8のドレイン電極と接続さ
れた回路である。
ＰチャネルデプレッションFET9のソース電極に接続さ
れ、ドレイン電極が端子22の電極に接続されると共に、
基板が端子20の電源に接続され、ゲート電極が前記Ｎチ
ャネルエンハンスメント型FET8のドレイン電極と接続さ
れた回路である。
本発明の安定化電源回路において、端子20−23の電源
電圧が瞬間的に変動し、端子20−22の電圧よりも小さく
なった場合には、ダイオード10は逆バイアスとなり端子
20−23より電源供給されなくなるが、その間コンデンサ
11に蓄えられた電荷により、Ｎチャネルエンハンスメン
トFET6,7,8のソース電極、基板電位は維持されるので、
ＮチャネルエンハンスメントFET9のゲート電極の変位も
変化しない為に、安定化電源の出力端子21の出力電圧も
変動しない。
電圧が瞬間的に変動し、端子20−22の電圧よりも小さく
なった場合には、ダイオード10は逆バイアスとなり端子
20−23より電源供給されなくなるが、その間コンデンサ
11に蓄えられた電荷により、Ｎチャネルエンハンスメン
トFET6,7,8のソース電極、基板電位は維持されるので、
ＮチャネルエンハンスメントFET9のゲート電極の変位も
変化しない為に、安定化電源の出力端子21の出力電圧も
変動しない。
以上の動作により、端子23の電圧が変動した場合でも
差動増幅回路31の電源電圧は変動せず、ダイナミックレ
ンジの広い安定化電源回路が得られる。
差動増幅回路31の電源電圧は変動せず、ダイナミックレ
ンジの広い安定化電源回路が得られる。
発明の効果 以上説明したように、本発明の安定化電源回路によれ
ば、小容量の電池の様に重負荷時瞬間的に大電流が流れ
た場合に電圧が変動して不安定となる電源でも使用で
き、ダイナミックレンジの広い差動増幅回路が得られる
事によって、特性保証範囲あるいは製造条件の制限が緩
和でき、不良発生が少なく、製品コストを廉価にできる
安定化電源回路を容易に提供できる効果が得られる。
ば、小容量の電池の様に重負荷時瞬間的に大電流が流れ
た場合に電圧が変動して不安定となる電源でも使用で
き、ダイナミックレンジの広い差動増幅回路が得られる
事によって、特性保証範囲あるいは製造条件の制限が緩
和でき、不良発生が少なく、製品コストを廉価にできる
安定化電源回路を容易に提供できる効果が得られる。
第１図は本発明に係る安定化電源回路の一実施例を示す
回路構成図、第２図は従来の安定化電源回路の一例を示
す回路図である。 1,2,3……定電流源、4,5……Ｐチャネルエンハンスメン
ト型MOS FET、6,7,8……Ｎチャネルエンハンスメント型
MOS FET、９……Ｐチャネルデプレッション型MOS FET、
10……ダイオード、11……コンデンサ、20,22,23……電
源端子、21……電源出力端子、30……基準電圧発生回
路、31,33……差動増幅回路、32……出力回路
回路構成図、第２図は従来の安定化電源回路の一例を示
す回路図である。 1,2,3……定電流源、4,5……Ｐチャネルエンハンスメン
ト型MOS FET、6,7,8……Ｎチャネルエンハンスメント型
MOS FET、９……Ｐチャネルデプレッション型MOS FET、
10……ダイオード、11……コンデンサ、20,22,23……電
源端子、21……電源出力端子、30……基準電圧発生回
路、31,33……差動増幅回路、32……出力回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 1/56
Claims (1)
- 【請求項１】差動増幅回路と基準電圧発生回路と出力回
路の一端が、それぞれ第１の電源に接続され、前記基準
電圧発生回路及び出力回路の他端が第２の電源に接続さ
れ、前記差動増幅回路の他端が第３の電源にFFTもしく
はダイオードを介して接続され、前記差動増幅回路と前
記FETもしくはダイオードとの接続点に一端が接続され
他端が前記第１の電源に接続されたコンデンサを具備
し、定常動作時に前記第１の電源と前記第２の電源との
間の第１の電位差が、前記第１の電源と前記第３の電源
との間の第２の電位差より小さく設定され、前記第２の
電位差が前記第１の電位差より低下する状態で、前記FE
Tもしくはダイオードが前記差動増幅回路の他端と前記
第３の電源とを非接続にすると共に、前記コンデンサで
蓄電された値に保持することを特徴とした安定化電源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63212103A JP2771182B2 (ja) | 1988-08-26 | 1988-08-26 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63212103A JP2771182B2 (ja) | 1988-08-26 | 1988-08-26 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0259911A JPH0259911A (ja) | 1990-02-28 |
| JP2771182B2 true JP2771182B2 (ja) | 1998-07-02 |
Family
ID=16616932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63212103A Expired - Fee Related JP2771182B2 (ja) | 1988-08-26 | 1988-08-26 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771182B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3494635B2 (ja) | 2001-09-19 | 2004-02-09 | 沖電気工業株式会社 | 内部降圧電源回路 |
| JP4805699B2 (ja) * | 2006-03-14 | 2011-11-02 | 株式会社リコー | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62175317U (ja) * | 1986-04-21 | 1987-11-07 |
-
1988
- 1988-08-26 JP JP63212103A patent/JP2771182B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0259911A (ja) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906914A (en) | Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential | |
| US5339236A (en) | Charge pump circuit for intermediate voltage between power supply voltage and its double voltage | |
| US20070188228A1 (en) | Series voltage regulator with low dropout voltage | |
| KR20040030242A (ko) | 전압 레귤레이터 | |
| US5008609A (en) | Voltage generating circuit for semiconductor device | |
| US4547749A (en) | Voltage and temperature compensated FET ring oscillator | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| US5627739A (en) | Regulated charge pump with low noise on the well of the substrate | |
| JP2771182B2 (ja) | 安定化電源回路 | |
| US6222395B1 (en) | Single-ended semiconductor receiver with built in threshold voltage difference | |
| EP0015342B1 (en) | Substrate bias regulator | |
| US5212460A (en) | Crystal oscillation circuit with voltage regulating circuit | |
| JPS6313203B2 (ja) | ||
| JP2730071B2 (ja) | 半導体回路 | |
| JPH03131916A (ja) | 定電圧回路 | |
| JP2693494B2 (ja) | 電源変換回路 | |
| US4651028A (en) | Input circuit of MOS-type integrated circuit elements | |
| JPS6243392Y2 (ja) | ||
| EP0557668A1 (en) | Low power TTL/CMOS receiver circuit | |
| JPH04274504A (ja) | 電源降圧回路 | |
| JPH0437387B2 (ja) | ||
| JPH0741215Y2 (ja) | 差動増幅回路 | |
| JP2601399Y2 (ja) | 昇圧回路 | |
| JP3001605B2 (ja) | レギュレータ回路 | |
| KR910007783B1 (ko) | 반도체 소자에 음전하를 공급하기 위한 vbb 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |