JPS58213550A - 利得・直流レベル共通制御回路 - Google Patents
利得・直流レベル共通制御回路Info
- Publication number
- JPS58213550A JPS58213550A JP9617982A JP9617982A JPS58213550A JP S58213550 A JPS58213550 A JP S58213550A JP 9617982 A JP9617982 A JP 9617982A JP 9617982 A JP9617982 A JP 9617982A JP S58213550 A JPS58213550 A JP S58213550A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- signal
- difference
- level
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル中継器等において、直流ドリフトや
製造ロットによる直流動作点レベルのばらつきを極力抑
圧した、集積回路に適する自動利得・直流レベル制御形
増幅器の利得・直流レベル制御回路に関するものである
。
製造ロットによる直流動作点レベルのばらつきを極力抑
圧した、集積回路に適する自動利得・直流レベル制御形
増幅器の利得・直流レベル制御回路に関するものである
。
従来のこの種の回路は第１図に示すように構成されてお
り、１が利得・直流レベル制御端子付の増幅器、２が出
力正相信号の最小値と出力逆相信号の最大値の差を得る
比較器、３が出力正相信号の最大値と出力逆相信号の最
小値の差を得る比較器、４が増幅器１の入力端子、５が
増幅器１の正相出力端子、６が増幅器１の逆相出力端子
、７が直流レベル制御端子、８が利得制御端子、９．１
０がそれぞれ比較器２．３の出力端子である。
り、１が利得・直流レベル制御端子付の増幅器、２が出
力正相信号の最小値と出力逆相信号の最大値の差を得る
比較器、３が出力正相信号の最大値と出力逆相信号の最
小値の差を得る比較器、４が増幅器１の入力端子、５が
増幅器１の正相出力端子、６が増幅器１の逆相出力端子
、７が直流レベル制御端子、８が利得制御端子、９．１
０がそれぞれ比較器２．３の出力端子である。
第２図に、該増幅器１の出力正相信号２２、出力逆相信
号２３の波形を示す。
号２３の波形を示す。
出力正相信号２２の最小値を■１１最大値をＶ２、出力
逆相信号２３の最大値を■３、最小値をＶ４ とする。
逆相信号２３の最大値を■３、最小値をＶ４ とする。
出力正相信号２２の最小値と出力逆相信号２３の最大値
の差分をＡ１出力正相信号２２の最大値と出力逆相信号
２３の最小値の差分をＢとすると、 となる。
の差分をＡ１出力正相信号２２の最大値と出力逆相信号
２３の最小値の差分をＢとすると、 となる。
また直流レベル制御誤差を△８１所要所要値をｂ１利得
制御誤差をΔｂとすると、 となる。
制御誤差をΔｂとすると、 となる。
故に
となる。
すなわち、直流レベル制御端子７も利得制御端子８も共
に、直流レベル誤差△ａと利得制御誤差△ｂの両方の誤
差によって制御される。
に、直流レベル誤差△ａと利得制御誤差△ｂの両方の誤
差によって制御される。
今、比較器２．３において、同時に
が成立する帰還制御を施せば、△ａ＝０、△ｂ＝０、即
ち、利得と直流ドリフトを同時に制御が可能となるが、
帰還制御系には有限の時定数を含むため、比較器２及び
３の出力による２個の帰還制御系には時定数の差を持た
せる等の手段を施さねば、２重帰還制御系が不安定にな
る。
ち、利得と直流ドリフトを同時に制御が可能となるが、
帰還制御系には有限の時定数を含むため、比較器２及び
３の出力による２個の帰還制御系には時定数の差を持た
せる等の手段を施さねば、２重帰還制御系が不安定にな
る。
しかるに、成る値の定まった時定数を回路設計上実現す
ることはさして困難ではないが、中継器が実際に設置さ
れた状況において如何なる値の時定数が最適であるかと
いう問題、即ち時定数の選定が事実上困難であるという
欠点がある０ 本発明は、この２重帰還制御系の不安定性を除去するた
めに、直流レベル制御誤差及び振幅制御誤差をそれぞれ
直接検出し、直流レベルと利得を独立に制御する構成と
しだもので、以下図面について詳細に説明する。
ることはさして困難ではないが、中継器が実際に設置さ
れた状況において如何なる値の時定数が最適であるかと
いう問題、即ち時定数の選定が事実上困難であるという
欠点がある０ 本発明は、この２重帰還制御系の不安定性を除去するた
めに、直流レベル制御誤差及び振幅制御誤差をそれぞれ
直接検出し、直流レベルと利得を独立に制御する構成と
しだもので、以下図面について詳細に説明する。
第２図において、
であるから
となシ、Ａ−Ｂ＝Ｏとする帰還制御系で、直流レベル誤
差のみを、又Ａ＋Ｂ−２ｂ＝０とする帰還制御系で振幅
制御誤差のみを抑圧することができる。
差のみを、又Ａ＋Ｂ−２ｂ＝０とする帰還制御系で振幅
制御誤差のみを抑圧することができる。
第３図は、本発明の実施例であって、９．１０が第１図
に示す比較器２．３の出力端子に接続され、７．８が第
１図に示す増幅器１の直流レベル制御端子７及び利得制
御端子８に接続される。
に示す比較器２．３の出力端子に接続され、７．８が第
１図に示す増幅器１の直流レベル制御端子７及び利得制
御端子８に接続される。
１１．１２はエミッタに高抵抗を挿入した低利得で互い
に同じ特性を有する差動増幅器であシ、一方の入力端子
１３．１４が端子９．１ｏにてエミッタホロアでそれぞ
れ接続され、他方の入力端子が基準電圧入力端子１５に
共通に接続され、該差動増幅器１１の正相出力信号が、
又該差動増幅器１２の逆相出力信号が差動増幅器１６の
入力端子１７．１８にそれぞれ接続され、該差動増幅器
１６の出力信号が端子８に接続される。又、１９は差動
増幅器であり、入力端子２０．２１は端子９．１０にエ
ミッタホロアでそれぞれ接続され、該差動増幅器１９の
出力信号が端子７に接続される。
に同じ特性を有する差動増幅器であシ、一方の入力端子
１３．１４が端子９．１ｏにてエミッタホロアでそれぞ
れ接続され、他方の入力端子が基準電圧入力端子１５に
共通に接続され、該差動増幅器１１の正相出力信号が、
又該差動増幅器１２の逆相出力信号が差動増幅器１６の
入力端子１７．１８にそれぞれ接続され、該差動増幅器
１６の出力信号が端子８に接続される。又、１９は差動
増幅器であり、入力端子２０．２１は端子９．１０にエ
ミッタホロアでそれぞれ接続され、該差動増幅器１９の
出力信号が端子７に接続される。
この様な構成となっているので、差分信号Ａ１Ｂが端子
９．１０にそれぞれ入力され、所要振幅値すを端子１５
に入力すると、端子１７．１８にはそれぞれ＋ （Ａ−
ｂ） 、−（Ｂ−ｂ）が得られ、端子８には （＋ （Ａ−ｂ） ） −（−（Ｂ−ｂ） ）＝Ａ＋Ｂ
−２ｂ が得られる。式（５）よりＡ＋Ｂ−２ｂ＝２△ｂ であ
るので、端子８の出力により帰還制御を施すと、利得制
御が単独で行なえる。
９．１０にそれぞれ入力され、所要振幅値すを端子１５
に入力すると、端子１７．１８にはそれぞれ＋ （Ａ−
ｂ） 、−（Ｂ−ｂ）が得られ、端子８には （＋ （Ａ−ｂ） ） −（−（Ｂ−ｂ） ）＝Ａ＋Ｂ
−２ｂ が得られる。式（５）よりＡ＋Ｂ−２ｂ＝２△ｂ であ
るので、端子８の出力により帰還制御を施すと、利得制
御が単独で行なえる。
他方、端子２０．２１にはそれぞれＡＳＢが得られるの
で、端子７にはＡ−Ｂが得られる。式（５）より、Ａ−
Ｂ＝２△ａ であるので、端子７の出力によシ帰還制御
を施すと、直流レベル制御が単独で行なえる。
で、端子７にはＡ−Ｂが得られる。式（５）より、Ａ−
Ｂ＝２△ａ であるので、端子７の出力によシ帰還制御
を施すと、直流レベル制御が単独で行なえる。
以上説明したように、互いに同じ特性を有する低利得の
２個１組の差動増幅器を用い、かつ１組の核差動増幅器
から正相出力と逆相出力を得て、これらの差分を検出す
る差動増幅器により、入力差分信号Ａと入力差分信号Ｂ
の和信号を得ると同時に、入力差分信号Ａと入力差分信
号Ｂの差分を直接検出する差動増幅器により入力差分信
号Ａと入力差分信号Ｂの差信号を得る回路構成により利
得制御誤差分と直流レベル制御誤差分をそれぞれ別個に
取シ出し、利得制御と直流レベル制御を独立に行なう回
路であるので、従来の回路のように、利得制御誤差と直
流レベル誤差とが重畳された信号で利得制御と直流レベ
ル制御を同時に行なう回路に較べ各制御系が安定に動作
するという利点がある。
２個１組の差動増幅器を用い、かつ１組の核差動増幅器
から正相出力と逆相出力を得て、これらの差分を検出す
る差動増幅器により、入力差分信号Ａと入力差分信号Ｂ
の和信号を得ると同時に、入力差分信号Ａと入力差分信
号Ｂの差分を直接検出する差動増幅器により入力差分信
号Ａと入力差分信号Ｂの差信号を得る回路構成により利
得制御誤差分と直流レベル制御誤差分をそれぞれ別個に
取シ出し、利得制御と直流レベル制御を独立に行なう回
路であるので、従来の回路のように、利得制御誤差と直
流レベル誤差とが重畳された信号で利得制御と直流レベ
ル制御を同時に行なう回路に較べ各制御系が安定に動作
するという利点がある。
また、実施例の回路は差動増幅器で構成されているので
、トランジスタの製造ばらつきによる直流動作点への影
響や直流ドリフトの影響が少な〈実施例の回路を付加し
たことによる不利な点は殆んどない。
、トランジスタの製造ばらつきによる直流動作点への影
響や直流ドリフトの影響が少な〈実施例の回路を付加し
たことによる不利な点は殆んどない。
第１図は、従来の利得中直流レベル制御回路と利得・直
流レベル制御端子付増幅器との接続を示す図。 第２図は、利得・直流レベル制御端子付増幅器の出力波
形図。 第３図は、本発明の実施例である。 １・・・・・・晶利得・直流レベル制御端子付の増幅器
、２．３・・・・・・・・・比較器、４・・・・・・・
・・増幅器１の入力端子、５・・・・・・・・・増幅器
１の正相出力端子、６・・・・・・・・・増幅器１の逆
相出力端子、７・・・・・・・・・直流レベル制御端子
、８・・・・・・・・・利得制御端子、９・・・・・・
・・・比較器２の出力端子、１０・・・・・・・・・比
較器３の出力端子、１１．１２・・・・・・・・・互い
に同じ特性を有する低利得の差動増幅器、１３．１４・
・・・・・・・・それぞれ、差動増幅器１１１２の片側
入力端子、１５・・・・・・・・・基準電圧入力端子、
１６・・・・・・・・・差動増幅器、１７，１８・・・
・・・・・・差動増幅器１６の入力端子、１９・・・・
・・・・・差動増幅器、２０ 、２１・・・・・・・・
・差動増幅器１９の入力端子、２２・・・・・・・・・
出力正相信号、２３・・・・・・・・・出力逆相信号代
理人 弁理士 本 間 崇鴻 ７ 口 ！ 悴２ 父 ３
流レベル制御端子付増幅器との接続を示す図。 第２図は、利得・直流レベル制御端子付増幅器の出力波
形図。 第３図は、本発明の実施例である。 １・・・・・・晶利得・直流レベル制御端子付の増幅器
、２．３・・・・・・・・・比較器、４・・・・・・・
・・増幅器１の入力端子、５・・・・・・・・・増幅器
１の正相出力端子、６・・・・・・・・・増幅器１の逆
相出力端子、７・・・・・・・・・直流レベル制御端子
、８・・・・・・・・・利得制御端子、９・・・・・・
・・・比較器２の出力端子、１０・・・・・・・・・比
較器３の出力端子、１１．１２・・・・・・・・・互い
に同じ特性を有する低利得の差動増幅器、１３．１４・
・・・・・・・・それぞれ、差動増幅器１１１２の片側
入力端子、１５・・・・・・・・・基準電圧入力端子、
１６・・・・・・・・・差動増幅器、１７，１８・・・
・・・・・・差動増幅器１６の入力端子、１９・・・・
・・・・・差動増幅器、２０ 、２１・・・・・・・・
・差動増幅器１９の入力端子、２２・・・・・・・・・
出力正相信号、２３・・・・・・・・・出力逆相信号代
理人 弁理士 本 間 崇鴻 ７ 口 ！ 悴２ 父 ３
Claims (1)
- （１） 出力信号の振幅値及び直流レベルを検出し、
該検出信号により利得と直流レベルを制御する利得・直
流レベル制御形増幅器において、出力正相信号の最小値
と出力逆相信号の最大値との差（第１の差信号）を検出
する回路と、出力正相信号の最大値と出力逆相信号の最
小値との差（第２の差信号）を検出する回路と、前記第
１の差信号と第２の差信号との差を検出し、該検出信号
を前記利得・直流レベル制御形差動増幅器への直流レベ
ル制御信号とする差動増幅回路と、前記第１の差信号と
基準電圧との差（第３の差信号）を検出する差動増幅回
路と、前記第２の差信号と前記基準電圧との差（第４の
差信号）を検出する差動増幅回路と、前記第３の差信号
と第４の差信号との差を検出し該検出信号を前記利得・
直流レベル制御形差動増幅器への利得制御信号とする差
動増幅回路とからなることを特徴とする利得・直流レベ
ル共通制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9617982A JPS58213550A (ja) | 1982-06-07 | 1982-06-07 | 利得・直流レベル共通制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9617982A JPS58213550A (ja) | 1982-06-07 | 1982-06-07 | 利得・直流レベル共通制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213550A true JPS58213550A (ja) | 1983-12-12 |
Family
ID=14158090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9617982A Pending JPS58213550A (ja) | 1982-06-07 | 1982-06-07 | 利得・直流レベル共通制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213550A (ja) |
-
1982
- 1982-06-07 JP JP9617982A patent/JPS58213550A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0535929B2 (ja) | ||
| JP2615269B2 (ja) | 差動増幅器のオフセット低減回路 | |
| JPH0683264B2 (ja) | 光受信回路 | |
| JPS58213550A (ja) | 利得・直流レベル共通制御回路 | |
| JP2862296B2 (ja) | 電圧印加電流測定装置及び電流印加電圧測定装置 | |
| JPS62139403A (ja) | 光受信器 | |
| JPS62132411A (ja) | 利得・オフセツト制御回路 | |
| JPS59207A (ja) | 差動増幅回路 | |
| JPH0324814B2 (ja) | ||
| JPS6347066Y2 (ja) | ||
| JPH062335Y2 (ja) | 平衡増幅器 | |
| JPS62140507A (ja) | オフセツト補償自動利得制御増幅器 | |
| JPH0434843B2 (ja) | ||
| JPS6117619Y2 (ja) | ||
| JPS6117618Y2 (ja) | ||
| TW202423041A (zh) | 可降低電源雜訊的d類放大器 | |
| JPH04200006A (ja) | 利得制御増幅器 | |
| JPS61281711A (ja) | バツフア回路 | |
| CN118074637A (zh) | 可降低电源噪声的d类放大器 | |
| JPH02237206A (ja) | 増幅器 | |
| JPS5811058Y2 (ja) | サドウゾウフクカイロ | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPS6286908A (ja) | 増幅器の出力電圧補正回路 | |
| JPS6233406Y2 (ja) | ||
| JPS5912837Y2 (ja) | 光信号受信装置 |