JPS5821321A - 半導体気相成長方法 - Google Patents

半導体気相成長方法

Info

Publication number
JPS5821321A
JPS5821321A JP11763481A JP11763481A JPS5821321A JP S5821321 A JPS5821321 A JP S5821321A JP 11763481 A JP11763481 A JP 11763481A JP 11763481 A JP11763481 A JP 11763481A JP S5821321 A JPS5821321 A JP S5821321A
Authority
JP
Japan
Prior art keywords
vapor phase
phase growth
dichlorosilane
etching
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11763481A
Other languages
English (en)
Inventor
Michio Ichikawa
市川 道生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP11763481A priority Critical patent/JPS5821321A/ja
Publication of JPS5821321A publication Critical patent/JPS5821321A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体気相成長方法にかかり、特にジクロー
ルシランによる単結晶気相成長方法の改嵐に閤する。
近頃L8I素子に対する嵩密度、高性能等の要望が14
!!るに従って七〇牛導体ウェハに設けられる気相成長
層が良質なること、オートドーピングの暢滅をはかり、
籍に気相成長層とウェハの界面の不純物プロファイルを
その傾斜幅の小さい(塩酸な)ものとすることなどが緊
急の課題となっている〇 気相成長によるシリコン層の形成にはモノシラン(8i
残)、ジクロールシラン(8iH,Ct、)、四塩化シ
ラン(8iCj4)などが用いられているが、これらの
うち、ジクロールシランは次の層内ですぐれている。ま
ず、四塩化シランと比較すると、蝋遍気相成長温度が薗
〜lOO℃低い点、塩素原子数か少ないために気相成長
時に生ずるエツチング反応により生ずるオートドーピン
グ量が少ない点、室温で液体であるのく対し気体である
ために気化装置などの付帯設備が不要で亀扱いが筒便な
点などがある。次にモノシランと比較すると、モノシラ
ンが熱分解反応だけで進行するのでオートドーピングに
対してはジクロールシランや四塩化シランよりも有利で
あるが、a41[以外の高I1部にも多量に析出するの
で、赤外!IJIlIIIIk方式の場合には反応管壁
がかなり高温に達するのて適しない。叙上の如くジクロ
ールシランは優れた気相成長源として、いわゆる低温気
相成長が実用化されるに至っている。
次に結晶成長層はきわめて良質なることが要求されて電
気的特性を劣化させないように積層欠陥、不純物等が局
所的に存在してはならない。またオートドーピングも軽
減する必要もある。ところで一般に気相成長においては
炉入前に化学的洗浄が施され、さらに炉内で気相成長の
直前に欠陥や汚染などの原因となる付着物、金属粒子、
シリコン、酸化物などを除去するために高温で塩酸ガス
による千ツチングが施される。たとえば一般的に用いら
れている四塩化シランの場合は1zoo’o近い温度で
エツチングと気相成長とが行なわれる。ところカシクロ
ールシランの場合には気相成長温度が1050〜115
0℃と低いため、この温度で塩酸ガスによるエツチング
を施すとシリコン基板のみエツチングされて、欠陥や付
着物の屑7辺がエツチングされることから基板が荒れて
しまう。そこで積層欠陥の原因となるシリコン−徹の付
着物、たとえば酸化シリコンなどの異物の完全除去のた
め1150℃以上の温度で塩酸ガスによるエツチングが
必要とされる。しかし、1150℃でエツチング処H1
後、ただちに峰@ (1050〜1150℃)させ気相
成長させると、エツチングによって飛散した不純物や異
物が気相に入り再堆積する。また、ゆっくり降温させる
と、エツチングで蒸発した不純物や異物が基板面に再吸
着し、新しい不純物(拡散)層が形成される。これは特
に基板面に為濃度不純物層が選択的に形成されていると
き生じやすく、一種のオートドーピング層とみられる。
上に述べたところから明らかなように、高温保持時間、
降温時間を長くすることによって不純物層の拡散が促進
され、低温での塩酸ガスによるエツチングでは完全に除
去できなく、また、低温で長時間エツチングを施せば基
板の表面荒れを生じるなどの不都合の点があった。
この発明は上記従来の欠点を改嵐するためになされたも
ので、ジクロールシランの気相成兼亀震域を超える温度
で塩酸ガスを含む雰囲気中でエツチングを施したのち、
上記気相成長温度域に降温して少量のエツチングを施し
、ついでジクロールシランを含む雰囲気に変えて気相成
長を施すことを特徴とする半導体気相成長方法である。
次にこの発明を1!II!施例につき詳細に説明する。
通常の気相成長装置によってまず、柄桐与娠漬にて水素
ガスをキャリヤガスとして塩酸ガスによるエツチングを
施したのち、この雰囲気を変えることなく気相成長層[
1050〜1150 ’0に降温し植成のエツチングを
施す。次に雰囲気のみをジクロールシランを含む気相成
長雰囲気に変えて通常の気相成長を施す。上記高温での
エツチングとこれについで廁される少量のエツチングと
の割合は、−温でのエツチングが例えば五μ厚で施され
るとき、次のエツチングは0.1〜0.3μ機にでよい
この発明によれば、表面不純物層の除去が完全になり、
欠陥などの無いエツチングができ、また、オートドーピ
ングも低減された良好な気相成長層が得られるなどの利
点がある。籍に、不純物プロファイルを示す図に見られ
るように気相成長層とシリコン基板面の不純物プロファ
イルが急峻となり、傾斜幅が小さく、薄膜気相成長に有
効である。
叙上にもとづきこの発明は高密度・高精度のLS IJ
子の責造にwI4sな利点がある0
【図面の簡単な説明】
図は半導体素子の気相成長層とシリコンとの界面におけ
る不純物プロファイルを示す線図である。 ム     従来方法 B     本発明 代理人 弁理士  井 上 −男

Claims (1)

    【特許請求の範囲】
  1. ジクロールシランの熱分解と還元反応により半導体ウェ
    ハに単結晶シリコンを気相成長させるkあたり、ジクロ
    ールシランの気相成長温度域を超える温度で塩酸ガスを
    含む雰囲気中においてエツチングを施し、ついで上記温
    度域に降温して少量のエツチングを施したのち、ジクロ
    ールシランを含む雰−気に変えて気相成長を施すことを
    特徴とする半導体気相成長方法。
JP11763481A 1981-07-29 1981-07-29 半導体気相成長方法 Pending JPS5821321A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11763481A JPS5821321A (ja) 1981-07-29 1981-07-29 半導体気相成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11763481A JPS5821321A (ja) 1981-07-29 1981-07-29 半導体気相成長方法

Publications (1)

Publication Number Publication Date
JPS5821321A true JPS5821321A (ja) 1983-02-08

Family

ID=14716556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11763481A Pending JPS5821321A (ja) 1981-07-29 1981-07-29 半導体気相成長方法

Country Status (1)

Country Link
JP (1) JPS5821321A (ja)

Similar Documents

Publication Publication Date Title
JP3292101B2 (ja) 珪素単結晶基板表面の平滑化方法
JPH0817163B2 (ja) エピタキシャルウェーハの製造方法
EP0500130A2 (en) Method of manufacturing an epitaxial semiconductor wafer having gettering properties
CN104995720A (zh) 清洁气体及清洁方法
JP3298467B2 (ja) エピタキシャルウェーハの製造方法
JPH05259091A (ja) 半導体装置の製造方法
JP3422345B2 (ja) タングステン膜の形成方法
JPS5821321A (ja) 半導体気相成長方法
JP4120163B2 (ja) Siエピタキシャルウェーハの製造方法及びSiエピタキシャルウェーハ
Papazian et al. Epitaxial Deposition of Germanium onto Semi‐Insulating GaAs
JPS60239028A (ja) 表面清浄化方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JPH0782997B2 (ja) 半導体ウェーハの製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
JPS60193324A (ja) 半導体基板の製造方法
JPH0660401B2 (ja) シリコン薄膜製造方法
JP3359434B2 (ja) エピタキシャルウェーハの製造方法
JP2637950B2 (ja) 表面清浄化方法
JPH10209055A (ja) 薄膜エピタキシャルウェ−ハおよびその製造方法
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法
JPH04258115A (ja) 半導体基板の製造方法
KR0185985B1 (ko) 실리콘 웨이퍼의 에피택셜층 형성방법
JPH07263342A (ja) 半導体装置の製造方法
JP2877212B2 (ja) ウエーハの気相エッチング方法
JP2804959B2 (ja) Ш−v族化合物半導体のエピタキシャル成長方法