JPS5821292B2 - マルメザンシヨリホウシキ - Google Patents

Description

【発明の詳細な説明】

本発明は例えば電子式卓上計算機等の小型計算機におけ
る丸め算処理方式に関する。 従来の電子式卓上計算機等の小型計算機においては、ス
ライドスイッチの切換えにより桁を指定し例えば、四捨
五入、切上げ、切下げ等の丸め算処理を行い得るように
したものが考えられている。 しかし、この種従来の計算機は小数点以下の桁に対して
のみ丸め算処理が可能であり、小数点以上の桁に対して
は丸め算処理機能を備えたものはなかった。 しかしながら、例えば統計、金利計算等を行う場合には
小数点以上の桁において丸め算処理が必要となる場合が
あり、このため上記のような数値桁数の大きい計算を処
理する計算機では小数点以下の桁だけでなく、小数点以
上の桁に対する丸め算処理機能を備えたものが要望され
ている。 本発明は上記の点に鑑みてなされたもので、小数点以上
の桁においても丸め算処理が可能な丸め算処理方式を提
供することを目的とする。 以下図面を参照して本発明の一実施例を説明する。 第１図において１は置数レジスタ、表示レジスタを兼ね
た演算レジスタで、内部に小数点位置を記憶する小数点
カウンタ並び演算指示データを記憶する部分を備えてお
り、図示しない入力部より置数入力された置数データは
アンド回路２及びオア回路３からなるリサキュレート回
路を介して自己の入力側に戻されて循環保持される。 上記演算レジスタ１に保持されたデータは表示部（図示
せず）へ送られて表示される。 また、上記アンド回路２には演算制御部からの演算終了
信号がオア回路４及びインバータ５を介して与えられる
。 上記演算終了信号はさらに演算部からの演算データと共
にアンド回路６へ加えられ、このアンド回路６の出力は
オア回路３を介して演算レジスタ１に加えられる。 その後前記置数データと同様にしてアンド回路２、及び
オア回路３を介して循環保持されろうまた、７は制御部
で、他の制御部（図示せず）から与えられる丸め算処理
命令及び例えば、電子式卓上計算機のキーボード上に設
置される丸め算モード指定スイッチ（図示せず）により
与えられる丸め算指定モードＭに従って出力端子ａ〜Ｃ
より信号を出力する。 この制御部７の出力端子ａ −ｃから出力される制御信
号は、数値コード発生回路８へ送られる。 この数値コード発生回路８は出力端子ａ −ｃを備え、
制御部７からの制御信号並びに前記丸め算モード指定ス
イッチによって設定される丸め算指定モードＭ１および
例えば、電子式卓上計算機のキーボード上に設けられる
丸め桁指定スイッチにより設定される丸め桁指定数値に
従って信号を出力する。 すなわち、数値コード発生器８の出力端子ａからは、制
御部７の出力端子ａから信号が与えられた際に丸め桁指
定数値に応じて例えば第２図に示すように予じめ設定さ
れた数値データを出力する。 第２図は丸め桁指定スイッチにより設定される最高桁が
小数点桁位よりも４桁上位である〔４〕の場合の例を示
したものである。 また、数値コード発生器８の出力端子すからは、制御部
７の出力端子すから信号が与えられた際に丸め算指定モ
ードＭに応じて例えばモードＭが四捨五入の場合には２
進化１０進化コード（ＢＣＤコード）の〔５〕の数イ直
コードを出力し、モードＭが切上げの場合はＢＣＤコー
ドで

〔９〕の数値コードを出力する。 さらに数値コード発生器８の出力端子Ｃからは、制御部
７の出力端子Ｃから信号が与えられた際にＢＣＤコード
で

〔０〕の数値コードを出力するうしかして、上記数値
コード発生器８の出力端子ａ −Ｃから出力される信号
は、それぞれアンド回路９〜１１の一方の入力端へ加え
られる。 そして、上記アンド回路９〜１１の他方の入力端にはタ
イミング信号発生回路１２の出力端子ａ−ｃから出力さ
れる信号がそれぞれ加えられる。 このタイミング信号発生回路１２は、制御部７の出力端
子ａ、ｂから出力される信号、丸め算指定モードＭ及び
数値判定回路１３の判定結果に従ってタイミング信号を
出力する。 すなわち、タイミング信号発生回路１２の出力端子ａか
らは制御部Ｉの出力端子ａからの制御信号が与えられた
際に前記演算レジスタ１内の小数点カウンタに記憶され
ている小数点情報が前記演算レジスタ１より出力するタ
イミングを指定するいわゆるＤＰタイミング信号を出力
する。 また、タイミング信号発生回路１２の出力端子すからは
制御部７の出力端子すからの制御信号が与えられた際に
数値判定回路１３から与えられる判定結果並びに丸め算
指定モードＭの信号に応じて演算レジスタ１内に記憶さ
れているデータのうちの処理すべきデータが前記演算レ
ジスタ１より出力するタイミングをとらえるタイミング
信号を出力する。 さらにタイミング信号発生回路１２の出力端子Ｃからは
数値判定回路１３から制御部１の出力端子Ｃの出力信号
に同期して判定結果が与えられた際に前記出力端子すよ
り出力する信号と同様の意味のタイミング信号を出力す
る。 そして、このタイミング信号発生回路１２の出力端子Ｃ
から出力される信号はインバータ１４を介してアンド回
路１５の一方の入力端へ加えられる。 このアンド回路１５の他方の入力端には演算レジスタ１
の循環データ出力端より４ビツト（１桁）前の信号が加
えられる。 そして、このアンド回路１５の出力信号はアダー回路１
６の入力端ａに加えられる。 また、このアダー回路１６の入力端すには前記アンド回
路９〜１１の出力信号がオア回路１７を介して与えられ
る。 さらにこのアダー回路１６の加算指令端子には制御部７
の出力端子す、ｃから出力される信号がオア回路１８を
介して与えられ、減算指令端子には制御部７の出力端ａ
から出力される信号が与えられる。 上記アダー回路１６は制御部１から与えられる指令に従
って入力端ａ、ｂに加えられる信号の加減算を行い、そ
の結果を出力する。 このアダー回路１６の出力信号はアンド回路１９．２０
の一方の入力端に加えられる。 アンド回路１９の他方の入力端にはタイミング信号発生
回路１２の出力端子ａから出力される信号が１桁の遅延
回路２１を介して加えられ、アンド回路１９の出力信号
はレジスタ２２に貯えられる。 このレジスタ２２に貯えられた内容は制御部７の出力端
子す。 Ｃから信号が出力された際に前記数値判定回路１３にお
いて判定され、その結果が制御部７の出力端子す、ｃか
らの信号に同期してタイミング信号発生回路１２へ送ら
れる。 また、このタイミング信号発生回路１２の出力端子す、
ｃから出力される信号？Ｊ オア回路２３及び１桁の遅
延回路２４ａ を介して１桁の遅延回路２４ｂ及びアン
ド回路２５ａの一方の入力端に加えられ、このアンド回
路２５ａの他方の入力端には前記制御部７の出力端子Ｃ
の出力信号が加えられる。 そして、このアンド回路２５ａの出力信号ｉｔま、オア
回路２６を介してオア回路４に加えられると共にアンド
回路２０の出力信号はオア回路３を介して演算レジスタ
１に送られる。 また、前記遅延回路２４ａ。２４ｂの各々の出力はオア
回路２５ｂを介してアンド回路２５ｃの一方の入力端に
加えられ、このアンド回路２５ｂの他方の入力端には制
御部Ｉの出力端子すの出力信号が加えられる。 そして、このアンド回路２５ｃの出力はオア回路２６に
加えられる。 次に上記のように構成された本発明の詳細な説明する。 演算部における演算動作が終了すると、演算制御部から
演算終了信号が出力されてアンド回路６のゲートが開か
れ、演算結果がアンド回路６及びオア回路３を介して表
示レジスタを兼ねる演算レジスタ１に置数される。 上記演算結果が演算レジスタ１に置数されると演算終了
信号がゝゝ０”となり、この結果インバータ５の出力力
い１ “となってアンド回路２のゲートが開かへ演算レ
ジスタ１の内容がアンド回路２及びオア回路３を介して
循環保持される。 この場合、演算レジスタ１は第３図に示す桁タイミング
信号Ｔ１〜Ｔ’ｔｔによって順次所定の桁が指定さべ
この指定桁に対して読出し、書込み等が行われる。 しかして、前記演算部の演算結果が例えば（１２３４５
６７，８９９）であった場合、演算レジスタ１には第４
図ａに示すように数値［１２３４５６７８９９） が
置数され、演算レジスタ１内の小数点カウンタに小数点
データ〔ｘ〕との例では〔３〕が置数される。 この小数点カウンタの内容は、図示していないが、その
後制御部によって後の小数点処理ルーチンの演算を行な
うために自動的に〔＋４〕される。 この小数点カウンタの補正値は丸め算最高指定桁に応じ
て設定される。 この結果小数点カウンタの内容Ｐは、［−Ｐ＝ｘ＋４＝
３＋４＝７ ：］となる。 そして、今、丸め桁指定スイッチによって〔２〕が設定
され、丸め算モード指定スイッチによって四捨五入の丸
め算モードが指定されているとすると、まず、丸め算処
理命令によって制御部７の出力端子ａから制御信号が出
力され数値コード発生器８へ送られる。 この数値コード発生器８は、この時丸め桁指定スイッチ
により〔２〕が与えられているので、４出力端子ａから
第２図に示すようにＢＣＤコード〔２〕の数値コードを
出力し、アンド回路９に供給する。 このアンド回路９は、制御部７の出力端子ａから制御信
号が出力された際にタイミング信号発生回路１２の出力
端子ａから出力される小数点カウンタ指定タイミング信
号によってゲートを開き、数値コード発生器８から与え
られている数値コード〔２〕を出力する。 このアンド回路９から出力される数値コード〔２〕はオ
ア回路１７を介してアダー回路１６の入力端すに加えら
れる。 この時点ではタイミング信号発生回路１２の出力端Ｃの
出力は“０ “・でインパーク１４の出力が０１ “と
なってアンド回路１５のゲートが開かれており、演算レ
ジスタ１から読出される小数点カウンタの内容〔７〕が
アンド回路１５を介してアダー回路１６の入力端ａに加
えられると共に１桁遅れてアンド回路２およびオア回路
３を介して再び演算レジスタ１に戻される。 また、この際アダー回路１６には制御部７の出力端ａか
らの信号が減算指令端子に与えられているので、アダー
回路１６は入力端ａの入力データ〔７〕から入力端すの
入力データ〔２〕を減算、つまり［７−２＝５１の演算
を行い、その結果をアンド回路１９に供給する。 この場合アダー回路１６を通して出力されるデータは、
４ビツト（１桁）遅延するが、上記アンド回路１９には
タイミング信号発生回路１２の出力端子ａから出力され
る小数点カウンタ指定タイミング信号が１桁の遅延回路
２１を介して与えられ、そのゲートが開かれるので、ア
ダー回路１６から出力される演算結果〔５〕はアンド回
路１９を介してレジスタ２２に置数される。 このレジスタ２２に置数された内容は数値判定回路１３
によって判定される。 上記アダー回路１６で減算動作が行われるワードサイク
ルにおいては第４図すに示すように演算レジスタ１の内
容は変化しないと共に小数点カウンタの内容（図示しな
い）も変化しない。 そして、次のワードサイクルに入ると、制御部Ｔの出力
端子すから制御信号が出力され、数値コード発生器８へ
送られる。 この際数値コード発生器８には四捨五入の丸め算モード
が与えられているので、数値コード発生器８は出力端子
すからＢＣＤコードで〔５〕の数値コードを出力し、ア
ンド回路１０に供給する。 また、制御部７の出力端子すから出力される信号はタイ
ミング信号発生回路１２へ送られる。 このタイミング信号発生回路１２は、制御部７から信号
が与えられることによって丸め算指定モード及び数値判
定回路１３の判定結果に従って出力端子すからタイミン
グ信号を出力する。 この例では丸め算指定モードが四捨五入で数値判定回路
１３の判定結果が〔５〕となっているので、タイミング
信号発生回路１２は第３図１、第４図Ｃに示すように演
算レジスタ１の第５桁に対応した、つまり、桁タイミン
グ信号Ｔ、と同じタイミングの信号を出力する。 このタイミング信号発生回路１２の出力端子すから出力
されるタイミング信号は、アンド回路１０に送られてそ
のゲートを開く。 この結果前記数値コード発生回路８の出力端子すから出
力される数値コード〔５〕がアンド回路１０及びオア回
路１７を介してアダー回路１６の入力端すに加えられる
。 この際アダー回路１６の入力端ａに演算レジスタ１の第
５桁の内容〔６〕がアンド回路１５を介して与えられる
と共に加算指令端子に制御部７の出力端子すの出力信号
がオア回路１８を介して与えられる。 従ってアダー回路１６は入力端ａに与えられたデータ〔
６〕と入力端すに与えられたデータ〔５〕とを加算する
。 この第５桁の加算結果がアダー回路１６から出力される
時点まで即ちＴ１〜Ｔ４のタイミングではアンド回路２
０はゲートがまだ開かれていないので、演算レジスタ１
の第１桁目〜第４桁目の内容〔７８９９〕はそのままア
ンド回路２及びオア回路３を介して循環保持される。 そして第５桁目の加算結果がアダー回路１６から出力さ
れる時点では、タイミング信号発生回路１２の出力端子
すから出力されるタイミング信号がオア回路２３、遅延
回路２４ａ及びオア回路２５ｂを介して一桁分遅延され
てアンド回路２５Ｃに加わるのでアンド回路２５ｃから
１１ “信号が出力されリサキューレート回路であるア
ンド回路２のゲートが閉じアンド回路２０のゲートが開
かれる。 このためアダー回路１６から出力される第５桁目の演算
結果内容〔１〕がアンド回路２０及びオア回路３を介し
て演算レジスタ１に書込まれる。 しかして、上記アダー回路１６における第５桁の加算、
つまり（５＋６ ）が行われるときキャリーを生じる。 このキャリーは次の第６桁が指定されるまで保持されて
第６桁の内容〔５〕に加算され、この加算の結果アダー
回路１６から〔６〕が。 出力される。 この場合第５桁の内容が〔４〕以下であれば数値〔５〕
を加算してもキャリーを生じないので、第６桁の内容は
変化しない。 しかして、上記アダー回路１６から第６桁の加算結果が
出力される時点では前記遅延回路２４ａの出力信号が遅
延回路２４ｂ及びオア回路２５ｂを介して更に１桁分遅
延されてアンド回路２５ｃに加わるので、アンド回路２
５ｃから更に続けて“１ “信号が出力され、アンド回
路２０のゲートが開かれている。 このためアダー回路１６から出力される第６桁の内容〔
６〕もアンド回路２０及びオア回路３を介して演算レジ
スタ１に書込まれる。 そして、第７桁以上の桁に対しては遅延回路２４ｂの出
力が再び“０“となり、アンド回路２５ｂ、２０のゲー
トが閉じ、アンド回路２のゲートが開かれる。 このため第７桁以上の桁内容はそのままアンド回路２及
びオア回路３を介して演算レジスタ１に循環保持される
。 しかして、次のワードサイクルに入ると、制御部７の出
力端子Ｃから制御信号が出力され、数値コード発生器８
に送られる。 このためこの数値コード発生器８は出力端子Ｃから〔０
〕の数値コードを出力する。 この時タイミング信号発生回路１２の出力端子Ｃから数
値判定回路１３の判定結果に従って第３図ｊ、第４図ｅ
に示すように第１桁から第５桁まで、つまり桁タイミン
グ信号Ｔ１〜Ｔ、に対応するタイミング信号を出力し、
アンド回路１５のゲ゛−トを開くと共にアンド回路１１
のゲートを開く。 このため数値コード発生器８の出力端子Ｃから出力され
る数値コード

〔０〕がアンド回路１１及びオア回路１７
を介してアダー回路１６の入力端子すに送られる。 この際アンド回路１５のゲートが閉じているので、アダ
ー回路１６の入力端ａの入力は

〔０〕である。 このため第１桁から第５桁まではアダー回路１６からコ
ード

〔０〕が出力される。 この際タイミング信号発生回路１２の出力端子Ｃから出
力される信号に従って遅延回路２４ａから９１ “信号
が出力され、この遅延回路２４ａの出力がアンド回路２
５ａ及びオア回路２６を介してアンド回路２０に加わり
、そのゲートを開いている。 このため上記アダー回路１６から出力される

〔０〕コー
ドがアンド回路２０及びオア回路３を介して演算レジス
タ１に加えられ、この演算レジスタ１の第１桁から第５
桁に第４図ｆに示すように

〔０〕コードが書込まれる。 そして、第６桁以上ではオア回路２６の出力が再びゝゝ
１ “となり、アンド回路２０のゲートが閉じ、アンド
回路２のゲートが開かれる。 このため演算レジスタ１の第６桁以上の内容はアンド回
路２及びオア回路３を介して演算レジスタ１に循環保持
される。 その後演算レジスタ１の内容は制御部によって小数点桁
が最下位桁となるように桁下げされ、その時の内容〔１
２３４６００，１が第４図ｇに示すように表示部におい
て表示される。 このようにして四捨五入の動作が行われるがその流れ図
を第７図に示す。 この流れ図において四捨五入の動作はＡ−Ｂ−Ｃ−Ｄの
ステップで行われる。 すなわち、ステップＡにおいて、丸め算モード指定スイ
ッチの指定に従ってモードの振分けが行われる。 このモード振分けにより四捨五入のモードが指定される
とステップＢに進み、小数点カウンタの内容Ｐから丸め
桁指定位置に対応する第２図に示す数値を減算し、その
結果Ａをレジスタ２２にセットする。 次いでステップＣに進み上記ステップＢの結果Ａのタイ
ミングで演算レジスタ１の内容Ｘに数値〔５〕を加算す
る。 この加算によりキャリーを生じれば次の上位桁に〔＋１
〕され、キャリーを生じなければ上位桁の内容はそのま
ま保持される。 その後ステップＤに進み、演算レジスタ１の内容を第１
桁から上記ステップＢの結果Ａによって示される桁まで
クリアする。 次いで表示処理に入り、演算レジスタ１の内容を小数点
桁が最下位桁となるように桁下げし、その結果を表示部
において表示する。 次に丸め算モード指定スイッチによって切捨てのモード
が設定された場合の動作について説明する。 小数点処理命令が制御部７に与えられると、制御部７の
出力端子ａから制御信号が出力され、上記した四捨五入
の場合と同様にして小数点カウンタの内容Ｐか゛ら丸め
桁指定スイッチの設定によって定まる数値が減算される
。 この例では〔７−２＝５〕の減算動作が行われ、その減
算結果〔５〕がレジスタ２２に置数される。 このレジスタ２２の内容は数値判定回路１３によって判
定される。 上記の減算動作、数値判定等が行われるワードサイクル
では、第５図ａに示すように演算レジスタ１に置数され
たデータは、第５図すに示すようにそのまま循環保持さ
れる。 そして次のワードサイクルに入ると、制御部７は切捨て
モードの場合、出力端子すからでなく直ちに出力端子Ｃ
から制御信号を出力する。 この制御信号に従って数値判定回路１３の判定結果がタ
イミング信号発生回路１２に送られ、タイミング信号発
生回路１２の出力端子Ｃから第５図Ｃに示すタイミング
信号が出力される。 この結果前記四捨五入の場合と同様にして演算レジスタ
１の第１桁ないし第５桁の内容〔６７８９９１が第５図
ｄに示すようにクリア、つまり切捨てられる。 その後演算レジスタ１の内容は小数点桁が最下位桁に位
置するように桁下げされ、その時の内容〔１２３４５０
０′Ｊが第５図ｅに示すように表示部において表示され
る。 上記の切捨ての動作は第７図のＡ−Ｅ−Ｄのステップ；
により実行される。 次に丸め算モード指定スイッチによって切上げのモード
が設定された場合の動作について説明する。 まず第６図ａに示すように演算結果［１２３４５６７，
８９９１が演算レジスタ１に置数された後、小数点処理
命令が制御部７に与えられると、制御部γの出力端子ａ
から制御信号が出力され、上記した四捨五入及び切捨て
の場合と同様にして小数点カウンタの内容Ｐから丸め桁
指定スイッチの設定によって定まる数値が減算される。 この減算結果〔５〕はレジスタ２２に置数されて数値判
定回路１３により判定される。 上記減算動作、数値判定等が行われるワードサイクルで
は、演算レジスタ１の内容は第６図すに示すようにその
まま循環保持される。 そして、次のワードサイクルに入ると、切上げモードの
場合は四捨五入の場合と同様に出力端子すから制御信号
を出力する。 この制御部７から出力される制御信号に応じて、数値コ
ード発生器８の出力端子すから数値コードが出力される
が、切上モードの場合には

〔９〕の数値コードが出力さ
れる。 また、この際数値判定回路１３の判定結果がタイミング
信号発生回路１２に送られ、このタイミング信号発生回
路１２の出力端子すから第６図Ｃに示すように第１桁か
ら第５桁に対応するタイミング信号を出力する。 このため数値コード発生器８の出力端子すから出力され
る

〔９〕の数値コードがアンド回路１０及びオア回路１
７を介してアダー回路１６に送られ、このアダー回路１
６において演算レジスタ１の第１桁ないし第５桁の各桁
内容にそれぞれ

〔９〕が加算される。 この結果、演算レジスタ１の第１桁ないし第５桁におい
て何れかの桁に〔１〕以上の数値があればキャリーを生
じ、次の上位桁に〔１〕が加算される。 この例では［６７８９９＋９９９９９１が行われ、キャ
リーを生じて前記四捨五入の場合と同様にして第６図ｄ
に示すように第６桁の内容〔５〕に〔＋１〕される。 そして次のワードサイクルに入ると制御部７の出力端子
Ｃから制御信号が出力され、前記四捨五入及び切捨ての
場合と同様にして演算レジスタ１の第１桁ないし第５桁
の内容が第６図ｆに示すようにクリアされる。 その後演算レジスタ１の内容は小数点桁が最下位桁に位
置するように桁下げされ、その時の内容［１２３４６０
０〕が第６図ｇに示すように表示部において表示される
。 上記の切上げの動作は第７図のＡ−Ｆ−Ｇ−Ｄのステッ
プにより実行される。 以上の動作では丸め桁指定が〔２〕の場合について説明
したが、その他の桁においても丸め桁スイッチの切換え
設定により任意に丸め桁指定を行い得るものである。 また、上記実施例では小数点カウンタの内容に〔＋４〕
補正を行うようにしたが、この補正値は丸め算最高指定
桁に応じて設定されるものである。 このように小数点カウンタの内容補正を行うことによっ
て簡単な処理動作で小数点以上の丸め桁を指定すること
ができる。 更に、上記実施例では小数点情報を記憶する小数点カウ
ンタを演算レジスタ１が含んでいる場合について説明し
たが、この小数点カウンタは演算レジスタと別に設けて
よいことはもちろんである。 更に父上記実施例で＆詞・数点情報を記憶するにカウン
タを例にしたが、本発明はこれに限られるものではなく
例えばレジスタの如く小数点情報を記憶するものならば
いかなる手段でもよいものである。 以上述べたように本発明によれば、小数点以上の桁にお
いても四捨五入、切捨て、切上げ等処理・が可能な丸め
算処理方式を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は同実
施例における丸め桁指定スイッチの設定位置と対応数値
発生データとの関係を示す図、第３図は同実施例の動作
を説明するためのタイムチャート、第４図ないし第６図
は同実施例における動作を説明するための演算レジスタ
の内容を示す図、第７図は同実施例の動作を示すフロー
チャートである。 １・・・・・・演算レジスタ、７・・・・・・制御部、
８・・・・・・数値コード発生器、１２・・・・・・タ
イミング信号発生回路、１３・・・・・・数値判定回路
、１６・・・・・・アダー回路、２１．２４ａ、２４ｂ
・・・・・・遅延回路。

Claims (1)

【特許請求の範囲】
1. １ 数値データを記憶するレジスタと、前記数値データ
   の小数点位置を表わす小数点情報を記憶する小数点情報
   記憶手段と、１０ （Ｎは整数）桁から１０ （Ｍは
   整数）桁の範囲で丸め桁指定を行う丸め桁指定スイッチ
   と、この丸め桁指定スイッチの設定値に従って数値コー
   ドを発生する数値コード発生手段と、丸め算の種類を指
   定するためのモード指定手段と、前記小数点記憶手段の
   内容に前記Ｎを加算して小数点情報を補正する小数点情
   報補正手段と、この手段により補正された前記小数点記
   憶手段の内容及び前記数値コード発生手段から出力され
   る数値コードに従って丸め桁指定数値コードを発生する
   手段と、この手段により得た丸め桁指定数値コード及び
   前記モード指定手段によって指定きれたモードに従って
   前記レジスタの数値データに対して丸め算処理を行う手
   段とを具備したことを特徴とする丸め算処理方式。