JPS5825458Y2 - 指数表示装置 - Google Patents
指数表示装置Info
- Publication number
- JPS5825458Y2 JPS5825458Y2 JP11940378U JP11940378U JPS5825458Y2 JP S5825458 Y2 JPS5825458 Y2 JP S5825458Y2 JP 11940378 U JP11940378 U JP 11940378U JP 11940378 U JP11940378 U JP 11940378U JP S5825458 Y2 JPS5825458 Y2 JP S5825458Y2
- Authority
- JP
- Japan
- Prior art keywords
- register
- display
- mantissa
- counter
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Digital Computer Display Output (AREA)
Description
【考案の詳細な説明】
本案は関数機能付の電子式卓上計算機に於いて使用され
る指数表示装置に関する。
る指数表示装置に関する。
通常の関数機能付電子式卓上計算機では表示を仮数部と
指数部に分けて表示する方法がとられており、仮数部で
は数値を上位桁から優先して表示させるために数値を左
詰表示しており、置数及び演算結果に於いて表示桁以上
の数値が発生すると下位桁が無視され、所謂アンダーフ
ローとなる。
指数部に分けて表示する方法がとられており、仮数部で
は数値を上位桁から優先して表示させるために数値を左
詰表示しており、置数及び演算結果に於いて表示桁以上
の数値が発生すると下位桁が無視され、所謂アンダーフ
ローとなる。
このため有効数値の大きい値を計算しても、表示の最大
桁以内で数値が抑えられるので、従来は有効数値の大き
い値であるのが否かも使用者には分らなかった。
桁以内で数値が抑えられるので、従来は有効数値の大き
い値であるのが否かも使用者には分らなかった。
本案は上記の点に鑑みて、有効数値が最大表示桁以上で
あるか否かによって指数表示の表示状態を変更し、使用
者によく分る指数表示を行なうものである。
あるか否かによって指数表示の表示状態を変更し、使用
者によく分る指数表示を行なうものである。
以下に図面を用いて本案の一実施例を説明する。
図に於いて1はキーボードで、数字キー及びファンクシ
ョンキーを有し、置数信号をゲートg1を介して第ルジ
スタ21に導入したり、指数部の信号を第1カウンタ3
1に与え、制御回路4にファンクション信号を導入する
。
ョンキーを有し、置数信号をゲートg1を介して第ルジ
スタ21に導入したり、指数部の信号を第1カウンタ3
1に与え、制御回路4にファンクション信号を導入する
。
第ルジスタ21に置数された値は最上位桁から読み出さ
れ、ゲートg1を介して循環記憶するもので、同様な記
憶器である第2レジスタ22にゲートg2を介して内容
を転送する。
れ、ゲートg1を介して循環記憶するもので、同様な記
憶器である第2レジスタ22にゲートg2を介して内容
を転送する。
第1カウンタ31の内容も第ルジスタ21から第2レジ
スタ22への内容の移動時に第2カウンタ32にゲート
g3を介して転送される。
スタ22への内容の移動時に第2カウンタ32にゲート
g3を介して転送される。
また第1 、第2レジスタ21.22の内容がケートg
49g5を介して制御回路4に導入されて四則演算及び
関数計算される場合に、第1.第2カウンタ31,32
の内容も各ゲートg69g7を介して制御回路4に導入
されて、指数桁数処理が行なわれ、その結果が第3レジ
スタ23及び第3カウンタ33に導入され、ゲートg8
及びデコーダ51゜52を介して、表示回路6にて表示
される。
49g5を介して制御回路4に導入されて四則演算及び
関数計算される場合に、第1.第2カウンタ31,32
の内容も各ゲートg69g7を介して制御回路4に導入
されて、指数桁数処理が行なわれ、その結果が第3レジ
スタ23及び第3カウンタ33に導入され、ゲートg8
及びデコーダ51゜52を介して、表示回路6にて表示
される。
第3レジスタ23はゲートg92g1o を介してその
内容を循環記憶しているが、時には加減算器41及びゲ
ートg9を介して加算又は減算が行なわれる。
内容を循環記憶しているが、時には加減算器41及びゲ
ートg9を介して加算又は減算が行なわれる。
制御回路4は主としてキーボード1からのファンクショ
ン信号に基づいてゲートg1〜g1□の開閉及びタイミ
ング信号T1〜Tn発生等の演算処理に関する制御を行
なう。
ン信号に基づいてゲートg1〜g1□の開閉及びタイミ
ング信号T1〜Tn発生等の演算処理に関する制御を行
なう。
表示回路6は仮数部61と指数部62とに分れており、
桁信号としてタイミング信号T1〜Tnを導入し、セグ
メント信号としてデコーダ51.52の出力を受入れて
、数値をダイナミック方式で表示する。
桁信号としてタイミング信号T1〜Tnを導入し、セグ
メント信号としてデコーダ51.52の出力を受入れて
、数値をダイナミック方式で表示する。
A1 +A2はアンドゲートであり、42は状態記憶器
で、アンドゲートA1の出力を一時記憶する。
で、アンドゲートA1の出力を一時記憶する。
上記第1.第2.第3レジスタ21,22.23はタイ
ミング信号T1〜Tnに同期して内容を循環記憶してい
る。
ミング信号T1〜Tnに同期して内容を循環記憶してい
る。
次に上記回路の動作を説明する。
アンダーフローが起りやすい例として1日3目の演算例
を用いて説明する。
を用いて説明する。
“1“が置数されると第ルジスタ21に1が記憶され、
表示回路6の仮数部61の左端にて11“が表示される
。
表示回路6の仮数部61の左端にて11“が表示される
。
田キーの抑圧によって除算である事が制御回路4に記憶
される。
される。
その状態では第1カウンタ31の指数は”O“のままで
あり、次の13“が置数されると、第ルジスタ21、第
1カウンタ31の内容が第2レジスタ22、第2カウン
タ32にゲートg2Mg3を介して転送される。
あり、次の13“が置数されると、第ルジスタ21、第
1カウンタ31の内容が第2レジスタ22、第2カウン
タ32にゲートg2Mg3を介して転送される。
同時に第ルジスタ21にSS 3 //が記憶され仮数
部61の左端にて“3”が表示される。
部61の左端にて“3”が表示される。
この状態では第1カウンタ31は“0〃である。
次に目キーが押圧されると制御回路4によって除算が実
行される。
行される。
まず第1.第2レジスタ21゜22の内容がゲー1’g
4tg5を介して制御回路4にて減算され、1−3=が
実行されるが、基が負となるので減算が許されず、加算
して元の値にもどす。
4tg5を介して制御回路4にて減算され、1−3=が
実行されるが、基が負となるので減算が許されず、加算
して元の値にもどす。
その後第2レジスタ22の内容をシフト手段(図示せず
)を用いて1桁右シフトし、その際第3カウンタ33に
“−1”が記憶され、被除数の′X1“が除数の3“よ
り小さい事を示す。
)を用いて1桁右シフトし、その際第3カウンタ33に
“−1”が記憶され、被除数の′X1“が除数の3“よ
り小さい事を示す。
次に再び減算が実行され、1O−3=が行なわれる。
こん度は差が正であり、その後2回減算が続けて行なわ
れる。
れる。
減算の際には第3レジスタ23の最上位桁(左端)が加
減算器41によって11〃ずつ加算され3回の減算で“
3“つまり商を記憶する。
減算器41によって11〃ずつ加算され3回の減算で“
3“つまり商を記憶する。
続いて第ルジスタ21がシフト手段(図示せず)によっ
て左シフトされ上記と同様にv′1〇−3=“の減算が
くり返えされ、その度第3レジスタ23の下位桁に商が
記憶される。
て左シフトされ上記と同様にv′1〇−3=“の減算が
くり返えされ、その度第3レジスタ23の下位桁に商が
記憶される。
つまり減算による商が第3レジスタ23の最上位桁から
順次下位桁に記憶される。
順次下位桁に記憶される。
そして最下位桁に商が導入されると、最下位桁が第3レ
ジスタ23の左端から読み出されるタイミングがタイミ
ング信号Tnの時であり、アンドゲートA1によって最
下位桁に内容がある事が検出されて状態記憶器42にて
記憶され、同時にその出力が制御回路4に与えられて除
算が終了する。
ジスタ23の左端から読み出されるタイミングがタイミ
ング信号Tnの時であり、アンドゲートA1によって最
下位桁に内容がある事が検出されて状態記憶器42にて
記憶され、同時にその出力が制御回路4に与えられて除
算が終了する。
この結果第3レジスタ23に記憶されている“3・・・
3“がデコーダ51を介して表示回路6の仮数部61に
与えられ、第3カウンタ33のゝ\−1〃がデコーダ5
2を介して指数部62に与えられて表示される。
3“がデコーダ51を介して表示回路6の仮数部61に
与えられ、第3カウンタ33のゝ\−1〃がデコーダ5
2を介して指数部62に与えられて表示される。
指数部62の表示は状態記憶器42の出力がアンドゲー
トA2に与えられているので、アンドゲートA2の他方
の入力であるIHz信号によってゲートg1、が制御さ
れて点滅表示となる。
トA2に与えられているので、アンドゲートA2の他方
の入力であるIHz信号によってゲートg1、が制御さ
れて点滅表示となる。
状態記憶器42の出力がない場合、つまり第3レジスタ
23の最下位桁に有効数字がない場合にはアンドゲート
A2の出力が発生せず、IH2信号による点滅表示では
なく、常時表示される。
23の最下位桁に有効数字がない場合にはアンドゲート
A2の出力が発生せず、IH2信号による点滅表示では
なく、常時表示される。
上記例では第1.第2.第3レジスタ21,22゜23
の最大桁数を表示回路6の仮数部62の桁数より大きく
して仮数部62で表示されない第3レジスタ23の最下
位桁又はその上位桁の内容が有効数字であるか否かを検
出しているので、第ルジスタ21の表示の際に下位桁が
仮数部61で表示されない事が起るが、第ルジスタ21
の表示の際にはデコーダ52をゲートg3側に切換える
事によって指数部62にて下位桁表示を行なわせる事が
できる。
の最大桁数を表示回路6の仮数部62の桁数より大きく
して仮数部62で表示されない第3レジスタ23の最下
位桁又はその上位桁の内容が有効数字であるか否かを検
出しているので、第ルジスタ21の表示の際に下位桁が
仮数部61で表示されない事が起るが、第ルジスタ21
の表示の際にはデコーダ52をゲートg3側に切換える
事によって指数部62にて下位桁表示を行なわせる事が
できる。
また上記例では1日3目の演算例であり、指数部62で
1−1“表示となったが、10田3目であれば演算時に
第1.第2カウンタ31.32はそれぞれ“Q //
(11“であり、演算開始時に第2レジスタ22が右シ
フトされる事によって第2カウンタ32はゞゝO“とな
り、演算後第3カウンタ33は10“どなる。
1−1“表示となったが、10田3目であれば演算時に
第1.第2カウンタ31.32はそれぞれ“Q //
(11“であり、演算開始時に第2レジスタ22が右シ
フトされる事によって第2カウンタ32はゞゝO“とな
り、演算後第3カウンタ33は10“どなる。
100田30目であれば第1、第2カウンタ31,32
はul“′X2“となす、演算開始時の第2レジスタ2
2の右シフトで第2カウンタ32′Xl〃となり、第1
.第2カウンタ31.32が同一であるため演算後第3
カウンタ33は20“となる。
はul“′X2“となす、演算開始時の第2レジスタ2
2の右シフトで第2カウンタ32′Xl〃となり、第1
.第2カウンタ31.32が同一であるため演算後第3
カウンタ33は20“となる。
上記例では第1.第2.第3レジスタ21,22゜23
を用いた3レジスタ方式であるが、他の方法である2レ
ジスタ方式でも同様に実施できる。
を用いた3レジスタ方式であるが、他の方法である2レ
ジスタ方式でも同様に実施できる。
以上の如く、本案は表示すべき数値を上位桁優先で記憶
する記憶器と、該記憶器の内容を仮数として表示する仮
数表示回路と、該仮数表示回路の表示桁以上の演算結果
が上記記憶器に記憶されているか否かを検出する検出器
と、検出器の出力によって数値の指数を点灯か点滅かの
いずれかで表示する指数表示回路とよりなり、演算結果
がアンダーフローか否かによって指数表示を点灯か点滅
かのいずれかで表示するもので、演算結果の値がアンダ
ーフローしているか否かが使用者に容易に分かり、有効
数字を用いた演算を正確に行なう事ができる。
する記憶器と、該記憶器の内容を仮数として表示する仮
数表示回路と、該仮数表示回路の表示桁以上の演算結果
が上記記憶器に記憶されているか否かを検出する検出器
と、検出器の出力によって数値の指数を点灯か点滅かの
いずれかで表示する指数表示回路とよりなり、演算結果
がアンダーフローか否かによって指数表示を点灯か点滅
かのいずれかで表示するもので、演算結果の値がアンダ
ーフローしているか否かが使用者に容易に分かり、有効
数字を用いた演算を正確に行なう事ができる。
図は本案の一実施例を示す回路図である。
図に於いて1はキーボード、21,22.23は第1.
第2.第3レジスタ、4は制御回路、6は表示回路、6
1は仮数部、62は指数部である。
第2.第3レジスタ、4は制御回路、6は表示回路、6
1は仮数部、62は指数部である。
Claims (1)
- 表示すべき数値を上位桁優先で記憶する記憶器と、該記
憶器の内容を仮数として表示する仮数表示回路と、該仮
数表示回路の表示桁以上の演算結果が上記記憶器に記憶
されているか否かを検出する検出器と、検出器の出力に
よって数値の指数を点灯か点滅かのいずれかで表示する
指数表示回路とよりなり、演算結果がアンダーフローか
否かによって指数表示を点灯か点滅かのいずれかで表示
する事を特徴とする指数表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11940378U JPS5825458Y2 (ja) | 1978-08-29 | 1978-08-29 | 指数表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11940378U JPS5825458Y2 (ja) | 1978-08-29 | 1978-08-29 | 指数表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5535685U JPS5535685U (ja) | 1980-03-07 |
JPS5825458Y2 true JPS5825458Y2 (ja) | 1983-06-01 |
Family
ID=29074642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11940378U Expired JPS5825458Y2 (ja) | 1978-08-29 | 1978-08-29 | 指数表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5825458Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60188409U (ja) * | 1984-05-25 | 1985-12-13 | 松下電工株式会社 | 照明器具 |
-
1978
- 1978-08-29 JP JP11940378U patent/JPS5825458Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5535685U (ja) | 1980-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900010545A (ko) | 연산장치와 연산방법 | |
JPS5825458Y2 (ja) | 指数表示装置 | |
JP2511527B2 (ja) | 浮動小数点演算器 | |
JPH03135627A (ja) | ファジイ演算装置 | |
JPS6132428Y2 (ja) | ||
JPH06168104A (ja) | 電子式計算機 | |
JPH0797312B2 (ja) | 演算装置 | |
JP2752698B2 (ja) | 浮動小数点加減算回路 | |
JP2506891B2 (ja) | 浮動小数点演算装置 | |
GB857511A (en) | Improvements in or relating to dividing multiplying arrangements for electronic digital computing machines | |
JPS581462B2 (ja) | 指数表示方式 | |
JPH0140001Y2 (ja) | ||
JP2615746B2 (ja) | ビット操作回路 | |
JPH03245225A (ja) | 浮動小数点加減算装置 | |
JPS59846B2 (ja) | 指数表示方式 | |
JP2998324B2 (ja) | 正規化シフト装置および正規化シフト方法 | |
JPS60235241A (ja) | 浮動小数点加算回路 | |
JPH04297948A (ja) | 電卓の表示装置 | |
JPS5831620B2 (ja) | 2次方程式の解計算機能付電子式卓上計算機 | |
JPH03282619A (ja) | 乗算回路 | |
JPS55138158A (en) | Electronic computer | |
JPS56135236A (en) | Numeric data displaying system | |
JPS594048B2 (ja) | デジタル微分解析機 | |
JPS5821292B2 (ja) | マルメザンシヨリホウシキ | |
JPS5851368A (ja) | 電子式卓上計算機 |