JPS58204556A - 配線方法 - Google Patents

配線方法

Info

Publication number
JPS58204556A
JPS58204556A JP8822282A JP8822282A JPS58204556A JP S58204556 A JPS58204556 A JP S58204556A JP 8822282 A JP8822282 A JP 8822282A JP 8822282 A JP8822282 A JP 8822282A JP S58204556 A JPS58204556 A JP S58204556A
Authority
JP
Japan
Prior art keywords
aluminum
film
window
wiring
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8822282A
Other languages
English (en)
Inventor
Shuji Asai
浅井 周二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP8822282A priority Critical patent/JPS58204556A/ja
Publication of JPS58204556A publication Critical patent/JPS58204556A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路の多層配線の方法に関し、特にAIと
の良好な電気的接触を得る方法に関する。
AIは、Auに次ぐ良電導体であり、微細加工性もよく
、安価であるために、半導体や集積回路などの配線金属
として用いられている。AI は空気中の水分や水を用
いた処理などにより表面に数百^アルミナ層が生じ、ア
ルミナは不導通のため、金属をただ単に接触させただけ
では接触抵抗が大きく、金属を擦り付けるなり突き刺す
なりしてアルミナ層を破るようにしないと、接触抵抗を
小さくすることはできない。集積回路において、AI配
線上に層間絶縁膜8i0.を気相成長し、Sin。
躾にバッファド弗酸またはCF、ドライエツチングによ
りスルーホールを開けて、Cr、Ti、Mo、Taなど
の高融点金属を蒸着した後、AI、Pi  などの低抵
抗金属を連続して蒸着すれば、スルーホールの開口が1
00μm角以上と大きいときには、接触抵抗は小さくて
問題はなかった。しかし、接触部分が数μm角と小さく
なると、接触抵抗が大きくなり、まったく導通しないこ
とも生じた。
本発明の目的は、接触面積が数μm角と小さくてもAI
 との良好な電気的接触を得ることができる配線方法を
提供することにある。
本発明によれば、基板上にAI 配線を形成し、#AI
配線を含む全面に層間絶縁膜を形成した後、#記Al配
線上の所定の部分に開口のあるホトレシスト膜を設け、
該開口下の層間絶縁膜およびAI配線の表面を除去し、
全面に高融点金属を被着し、該ホトレジスト膜を除去し
た後、Al 配線を形成する工程と、配線形成後に加熱
する工程とを有することを特徴とする配線方法が得られ
る。
本発明は、次のような実験結果に基づいてなされたもの
である。AI は空気中の水分や水処理などにより表面
に数百へのアルミナ層が生じるが、AIにTi、Mo、
Crなとの高融点金属を接触させて加熱すれば、導通が
得られることを見い出した。
AI 表内に生じるアルミナ層は水酸化物または含水結
晶であり分子結合が弱いために、加熱により高融点金属
はアルミナの酸素基または水酸基を分離してAl 中へ
拡散し、導通が得られるものと考えられる。高融点金g
Tiでは接触部分が2μn1角でも300℃以上で数分
間/JO熱rれば鈑触抵抗は11 10以下になることが分った。しかし、AI 上にSi
O,膜を気相成長すると状況は賞って(る。気相成長に
おいては、雰囲気が酸素を含み水分を含まずに約400
℃に加熱されるため、AI 表面ば熱酸化され分子結合
の強い無水結晶のアルミナになる。無水アルミナはSi
n、膜を開口するときに用いるバッファド弗酸やCP、
ガスには溶けにくい。
そして、開口面積が小さくなるにつれて反応が進みやす
い結晶粒界も少なくなるために、アルミナのエツチング
速度は遅くなり、無水アルミナが残りやすくなる。無水
アルミナが残った開口では高融点金属はアルミナ層を拡
散することができず、導通が得られないことになる。こ
のため、開口のエツチング方法や熱処理方法により、開
口における接触抵抗は大きくばらつくことになった。そ
こで、本発明は、AI 表面の無水アルミナを積極的に
除去にしようとするものである。
以下、本発明についての実施例を図面を用いて説明する
第1図〜第7図は、本発明の一実施例を説明す11′。
るための図である。第1図のようにSi窒化膜で全面が
被覆された8i基板1の上に、エツチング法により厚さ
0.3μmのAIパターン2を形成し、第2図のように
全面に層間絶縁膜としてSiO,3を厚さ0.4μm気
相成長し、第3図のように2μm角の開ロバターン5の
あるホトレジスト膜4を形成し、第4図のようにCF4
ガスを用いた平行平板リアクティブスパッタエツチング
によりSin、膜3に開口5を設け、温めた濃リン酸に
数十秒つけてA1表面を0.1μmi込み、第5図のよ
うに全面に高融点金属Ti5を0.3μm蒸着し、第6
図のようにホトレジスト膜3を溶かしてリフトオフし開
口5の中に高融点金属Tr 6を残し、t/g7図のよ
うにエツチング法により第2層AI配線7を形成し、窒
素雰囲気中で350℃で(9)分間加熱してTiをAI
中へ熱拡散させることにより配線を導通させることがで
きる。
2μm角スルーホールの抵抗値は、熱処理前では数十Ω
〜数にΩまでばらついているが、350℃で約15分の
熱処理により10以下になる。350℃で(資)分熱処
理しだものの一例として、1枚のウェハにつき100点
で(資)枚のウェハについて測定した抵抗値は0.32
±0.140(95チ分布限界)であり、抵抗値とばら
つき共に非常に小さくなる。また、A1表面を溶かさず
に高融点金属Tiを介しただけのものでは、350℃(
資)分の熱処理で数Ω〜数十〇であり、10以下になる
までには1時間以上の熱処理が必要となり、スルーボー
ル抵抗の下がり方が遅くなる。また、高融点金属Ti 
を入れなかったものでは、スルーホール抵抗はa6Ω〜
aMΩまでばらついている。熱処理の効果として約25
0℃以上で加熱すれば、スルーホール抵抗の降下が見ら
れる。
このような本発明によれば、スルーホールが2μm角と
小さくても、スルーホール抵抗は10以下になり、抵抗
値とばらつき供に小さく、従来では得られなかった値で
あ、ることからも本発明の効果は明らかである。
実施例では、高融点金属としてIll i を用いたが
、ほかにCr 、 Mo 、 Ta 、 Pt 、W、
 V、 Nb などあってもよい。
A1表面を除去するエツチング液は、リン酸に硫酸、硝
酸、醋酸、シュウ酸、クエン酸、氷醋酸、オルトトルイ
ジンなどを加えてもよい。
【図面の簡単な説明】
gA1図〜第7図1iAl  との電気的接触を得る本
発明J)実施例を説明するための図である。 図において1は絶縁された基板、2は第1層ん配縁、3
は層間絶縁)14Si(1,、4はホトレジスト膜、5
は開1](スルーボール)、6は高融点金属、7は第2
層AI配線である。 251

Claims (1)

    【特許請求の範囲】
  1. 基板上にAI配線を形成し、該AI配線を含む全面に層
    間絶縁膜を形成した後、前記AI配線−ヒの所定の部分
    に開口のあるホトレジスト膜を設け、該開口下の層間絶
    縁膜およびAI 配線の表面を除去し、全面に高融点金
    属を被着し、該ホトレジスト膜を除去し、配線を形成し
    、加熱する工程を有することを%微とする配線方法。
JP8822282A 1982-05-25 1982-05-25 配線方法 Pending JPS58204556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8822282A JPS58204556A (ja) 1982-05-25 1982-05-25 配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8822282A JPS58204556A (ja) 1982-05-25 1982-05-25 配線方法

Publications (1)

Publication Number Publication Date
JPS58204556A true JPS58204556A (ja) 1983-11-29

Family

ID=13936845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8822282A Pending JPS58204556A (ja) 1982-05-25 1982-05-25 配線方法

Country Status (1)

Country Link
JP (1) JPS58204556A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799198A (ja) * 1993-06-24 1995-04-11 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799198A (ja) * 1993-06-24 1995-04-11 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3128811B2 (ja) 半導体装置の製造方法
JPS63301548A (ja) 半導体装置の製造方法
JPS59144162A (ja) 薄膜回路の製造方法
JPS58204556A (ja) 配線方法
JPH01150342A (ja) 多層配線構造体及びその製造方法
JPS58204558A (ja) 配線方法
JPH0456453B2 (ja)
JPH02260535A (ja) 半導体装置の製造方法
JPS61176125A (ja) シリコン熱酸化膜の形成方法
JPS58134448A (ja) 配線方法
JPS58204557A (ja) 配線方法
JPH0666313B2 (ja) 半導体装置の製造法
JPH03149820A (ja) 半導体装置の製造方法
JPH02152258A (ja) Lsi用中間酸化膜の製造方法
JPH0618239B2 (ja) 半導体装置
JPH03165515A (ja) コンタクトの形成方法
JPS6245044A (ja) 半導体装置及びその製造方法
JPH10321621A (ja) 金属薄膜形成方法
JPS62245650A (ja) 多層配線構造体の製造法
JPH02140927A (ja) 半導体装置の製造方法
JPS5946419B2 (ja) 半導体装置におけるポリイミド膜の形成方法
JPH0878518A (ja) 半導体装置の製造方法
JPS58134447A (ja) 配線方法
JPS59121855A (ja) 半導体装置
JPS612360A (ja) 半導体装置の製造方法