JPS58197750A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS58197750A
JPS58197750A JP8200882A JP8200882A JPS58197750A JP S58197750 A JPS58197750 A JP S58197750A JP 8200882 A JP8200882 A JP 8200882A JP 8200882 A JP8200882 A JP 8200882A JP S58197750 A JPS58197750 A JP S58197750A
Authority
JP
Japan
Prior art keywords
insulator
resin
internal wiring
photosensitive resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8200882A
Other languages
English (en)
Inventor
Hiroshi Sugano
菅野 廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8200882A priority Critical patent/JPS58197750A/ja
Publication of JPS58197750A publication Critical patent/JPS58197750A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装−の内部配線構造及びその製造方法
に関するものである。
従来、半導体装置の内部配線の製造方法としては、半導
体装置表向に内部配線金−を蒸着しそれを写真製版する
方法、或いは半導体表面に除光性NM等により内部配線
パターンを形成した後、内部配線金属を蒸着ししかる後
感光性樹脂等を除去する時に同時に感光性樹脂等の上の
内部配線金−をも除去し内部配線を形成するいわゆる1
ワツトオフ法′等がめった。
しかし例えば、半導体表面に内部配禮金−を蒸着しそれ
を写真製版する方法では、@1図参照1、半導体基板(
1)上の絶縁体(2)の表面に、内部配線金属例えばア
ルミニウム(3)を蒸着する。@1図(a) 1内部配線金jig(3)上に感光性樹脂(ロ)、−を
用いて写真製版を行なう。第1図(b) 8、半導体表面に内部配線0υ(2)を形成する。第1
図(e) このように、従来の内部配線形成方法によると。
感光性樹脂等の解像力の限界及び内部配線金@ (3)
のエツチング時に起きるいわゆる1サイドエツチ′等に
より、実際の使用上の内部配線間隔は2〜8μmが限界
であった。
本発明は従来の写真製版技術を使用して、内部配線間隔
を容易に1μm以下にする$を可能にせしめる方法を提
供するもので、この方法により^集積11度の半導体装
fft(特に集積回路)及び高周波半導体装置を得るこ
とを目的とする。
以下、この発明の一実施例を図に基づいて説明する。
給2図はこの発明の半導体装置の製造工程を小す断面図
で1図において、半導体基板(1)例えばシリコン上の
絶縁体(2)例えば酸化膜に感光性樹脂を用いて、内部
配線パターンーーを形成し、しかる後酸化# (2)を
エツチングする。第2図(a)ついで、感光性樹脂噌、
@4を除去し半導体表面を洗浄した後、内部配線金11
(3)例えばアルミニウムを蒸着する。しかる後、感光
性樹脂(4)を塗布する。この時、酸化膜段差上の内部
配線金m(88X8b)(go)(8d)及び感光性樹
脂(4a)C4b)(4o)(4d)は、平担部分の内
部配線金属(3)及び感光性樹脂(4)の膜厚より薄く
1通常約半分位になる。(陥8図(b))さらに、上記
基板を酸素プラズマ中にさらしいわゆるプラズマアッシ
ングを行なう事により、感光性樹脂(4)が一様に除去
される。この時酸化展段差上ノ急光性&lk(4m)(
4bX4す(4d)は他の部分より薄い為早く消去する
この時点でプラズマアッシングも停止させる。
(−2図(C)) fi後に上記基体をアルミニウムエツチング数にさらし
、感光性f!I脂の除去された部分に対応するアルミニ
ウム(am)(8b)(8c)(ad)をエツチングし
て除去する。この時エツチング時間は、平担部のアルミ
ニウムをエツチングする時の約手分位なので。
サイドエッチもほとんどなく形成され、内部配線の間隔
は0.5〜1.0μmを容易に形成し得る。しかる後絵
元性樹脂を除去する。(第2図(d))以工述べた緑に
本発明にぼると。
1、従来の写真製版技術を使用しているにも拘らず、内
部配線1kl−を従来の2〜3μmから容易に1μm以
Fにする串ができ、原理的には平面上では0μmも可能
である。
2本内部配線方法を用いる事により特に集積1路におい
ては妬密度・高集積化が又高周波半導体装置が容易に製
造することが可能となる。
【図面の簡単な説明】
181図は従来の半導体装置の内部配Ii[g製造の各
工程を示す断面図、第2図は本発明の一実施例である半
導体装置の内部配線製造の各工程をボす断面図である。 図中、(1)は半導体基体、(2)は絶縁体、(3)は
同郡配線金属、(4)は感光性樹脂、 (8B)(8b
)(80)(8a)は内部配線金属でド層の絶縁体段差
に対応した平担部よりも薄い層(4m)(4b)(4c
)(4d)は−光性樹脂で下層の絶縁体及び内部配置l
11it鵬に対応した平担部よりも薄い層である。 なお2図中同一行号は同一または相当部分をボす。 代 地 人  葛  野  信  − 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基体上の絶縁体の表面上に形成された内部
    配線金属であって、内部配線パターンが絶縁体の凹凸の
    段差部に対応して形成されている拳を特徴とした半導体
    装置。
  2. (2)絶縁体表面に凹凸の段差を形成する工程、該絶縁
    体上に内部配線金属を堆積した後感光性樹脂を塗布する
    工程、該絶縁体段差部に対応する感光性樹脂が平担部よ
    り薄くなっている事を利用し該う光性樹脂を一様に除去
    する工程、及び該感光性樹脂をマスクとして内部配線金
    −を形成する工程を有する製造方法。
JP8200882A 1982-05-12 1982-05-12 半導体装置及びその製造方法 Pending JPS58197750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8200882A JPS58197750A (ja) 1982-05-12 1982-05-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8200882A JPS58197750A (ja) 1982-05-12 1982-05-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS58197750A true JPS58197750A (ja) 1983-11-17

Family

ID=13762489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8200882A Pending JPS58197750A (ja) 1982-05-12 1982-05-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS58197750A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515262A (en) * 1978-07-19 1980-02-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515262A (en) * 1978-07-19 1980-02-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device

Similar Documents

Publication Publication Date Title
JP2606900B2 (ja) パターン形成方法
JPS58197750A (ja) 半導体装置及びその製造方法
JP4068190B2 (ja) 半導体装置の多層配線形成方法
KR0147996B1 (ko) 박막 헤드의 패턴 평탄화 방법
JPH0458167B2 (ja)
JPS633453B2 (ja)
JPS5864616A (ja) 薄膜磁気ヘツドの製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
JPS604221A (ja) 半導体装置の製造方法
JPH07130568A (ja) 薄膜コイルの製造方法
JPH04324445A (ja) 露光用マスクおよびその製造方法
JPS6028237A (ja) 半導体装置の製造方法
JPH02231722A (ja) 配線パターン形成方法
JPS5950053B2 (ja) 写真蝕刻方法
JPS61137345A (ja) 半導体装置の製造方法
JPS5852341B2 (ja) 半導体装置の製造方法
JPH03239331A (ja) 半導体装置の製造方法
JPS59188915A (ja) 半導体装置の製造法
JPS58210168A (ja) 二層膜のエツチング方法
JPS6273744A (ja) 金属配線パタ−ンの形成方法
JPS6334928A (ja) スル−ホ−ルの形成方法
JPH07240421A (ja) 半導体装置の配線形成方法
JPH02133939A (ja) 多層配線形成法
JPS62194627A (ja) 半導体装置の製造方法
JPH05281703A (ja) パターン形成方法