JPS58195914A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS58195914A JPS58195914A JP57078232A JP7823282A JPS58195914A JP S58195914 A JPS58195914 A JP S58195914A JP 57078232 A JP57078232 A JP 57078232A JP 7823282 A JP7823282 A JP 7823282A JP S58195914 A JPS58195914 A JP S58195914A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- counter
- data
- value
- channel device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明はデータ転送方式に係り、特に一連でかつ信頼性
の高いデータ転送方式に関する。
の高いデータ転送方式に関する。
従来技術
従来の電子計算機システムにおける、チャネル装置とｌ
１０（入出力周辺機器）との間のデータ転送方式を第１
図に示す。、データ転送要求の制御ｍであ６ｓｈ：ＲＶ
Ｉ（、’Ｅ ＩＮ（８ＲＶＩＮ）とＤＡＴＡ ＩＮ（１
）ＡＴ、ＩＮ）はＩｌｏからチャネルへ送出され、Ｓ
ＢＹ Ｉ Ｎ／ＤＡＴ Ｉ Ｎの応答の制−線であ６ｓ
Ｅ凡ＶＩＣＥＯＵＴ（８ＲＶＯＵＴ）、ＤＡＴＡ ０Ｕ
Ｔ（ＩＪＡＴＯＵＴ）はチャネル装置からＩｌｏへ送出
される。第１図により従来のデータ転送方式について）
ＩＡＩ）動作の場合の説明を行なう。Ｉｌｏがデータ転
送をチャネル装置にデータ転速要求を。
１０（入出力周辺機器）との間のデータ転送方式を第１
図に示す。、データ転送要求の制御ｍであ６ｓｈ：ＲＶ
Ｉ（、’Ｅ ＩＮ（８ＲＶＩＮ）とＤＡＴＡ ＩＮ（１
）ＡＴ、ＩＮ）はＩｌｏからチャネルへ送出され、Ｓ
ＢＹ Ｉ Ｎ／ＤＡＴ Ｉ Ｎの応答の制−線であ６ｓ
Ｅ凡ＶＩＣＥＯＵＴ（８ＲＶＯＵＴ）、ＤＡＴＡ ０Ｕ
Ｔ（ＩＪＡＴＯＵＴ）はチャネル装置からＩｌｏへ送出
される。第１図により従来のデータ転送方式について）
ＩＡＩ）動作の場合の説明を行なう。Ｉｌｏがデータ転
送をチャネル装置にデータ転速要求を。
行なう時、まずＤＡＴＩＮを上げ、ＲＥＡＤデータ“を
ＢＵＳＩＮにのせる。チャネル装置はＤＡＴＩＮ を
検出すると、ＢＵＳ ＩＮの内容をとり込み、１）Ａ’
ｌ”ＯＵＴをＩｌｏに送出するっＩｌｏはＤＡ’ｒＯＵ
Ｔを検出するとＤＡＴ Ｉ Ｎをおとし、次のＲＥＡＤ
データの準備ができると５ＲＶＩＮを上げ）ＬＥＡＤデ
ータを１３Ｕｓ ＩＮにのせる。チャネル装置はＤＡＴ
ＩＮがおちるとＤＡＴＯＵＴをおとし、次の８ ＲＶ
Ｉ Ｎを待ち、８ ＫＶ Ｉ Ｎを検出するとＢＵＳＩ
Ｎの内容をとり込み８１（ＶＯＵＴを送出する。Ｉｌｏ
は８ ＲＶＯＵＴを検出すると５ＲＶＩＮを落し、次の
データ転送の準備を行なう。チャネル装置は８ＲＶＩＮ
がおちるとＳ ＲＶＯＵＴをおとし、次のデータ転送要
求に備える。ＷＲＩ’ｌ”ｈ：動作の場合はチャネル装
置がデータをＢＵＧＯＵＴ Ｋのせる。
ＢＵＳＩＮにのせる。チャネル装置はＤＡＴＩＮ を
検出すると、ＢＵＳ ＩＮの内容をとり込み、１）Ａ’
ｌ”ＯＵＴをＩｌｏに送出するっＩｌｏはＤＡ’ｒＯＵ
Ｔを検出するとＤＡＴ Ｉ Ｎをおとし、次のＲＥＡＤ
データの準備ができると５ＲＶＩＮを上げ）ＬＥＡＤデ
ータを１３Ｕｓ ＩＮにのせる。チャネル装置はＤＡＴ
ＩＮがおちるとＤＡＴＯＵＴをおとし、次の８ ＲＶ
Ｉ Ｎを待ち、８ ＫＶ Ｉ Ｎを検出するとＢＵＳＩ
Ｎの内容をとり込み８１（ＶＯＵＴを送出する。Ｉｌｏ
は８ ＲＶＯＵＴを検出すると５ＲＶＩＮを落し、次の
データ転送の準備を行なう。チャネル装置は８ＲＶＩＮ
がおちるとＳ ＲＶＯＵＴをおとし、次のデータ転送要
求に備える。ＷＲＩ’ｌ”ｈ：動作の場合はチャネル装
置がデータをＢＵＧＯＵＴ Ｋのせる。
以上の如く■１０とチャネル装置との間は制御線の応答
形式をとっており、Ｉｌｏはチャネル装置からの制御線
を検出しないと次のデータ転送要求に移れない。従って
Ｉｌｏとチャネル装置との間のケーブル長が長くなると
、１バイト＝送する時間が長（必要となる。しかしディ
スクｄＣ憶装置や、磁気テープ記傷装置の如く記憶媒体
が一定の速度で走行し、データ転送速度が一定のＩｌｏ
では上記ケーブル長に制限をつける必要があった。一方
最近のＩｌｏは高速化とともに、システムが大型化しＩ
ｌｏとチャネル装置間のケーブル長を長くとる要求が増
大しており、従来の応答形式をとらないデータ転送方式
が必要となった。
形式をとっており、Ｉｌｏはチャネル装置からの制御線
を検出しないと次のデータ転送要求に移れない。従って
Ｉｌｏとチャネル装置との間のケーブル長が長くなると
、１バイト＝送する時間が長（必要となる。しかしディ
スクｄＣ憶装置や、磁気テープ記傷装置の如く記憶媒体
が一定の速度で走行し、データ転送速度が一定のＩｌｏ
では上記ケーブル長に制限をつける必要があった。一方
最近のＩｌｏは高速化とともに、システムが大型化しＩ
ｌｏとチャネル装置間のケーブル長を長くとる要求が増
大しており、従来の応答形式をとらないデータ転送方式
が必要となった。
発明の目的
本発明の目的は、長距離のケーブル罠おいても、鳥速で
かつ信頼性の高いデータ転送を実現することにある。
かつ信頼性の高いデータ転送を実現することにある。
本発明は、従来の如き制＃線の応答形式によるデータ転
送ではなく、Ｉｌｏは単にデータ転送速度に応じて制ｘ
ｉｓの上げ／下げを行ない、送出した制御１１ｍの数と
、受取った制御線の数をカウントし一致する事を確認す
る事により信頼性を確保するデータ転送方式である。
送ではなく、Ｉｌｏは単にデータ転送速度に応じて制ｘ
ｉｓの上げ／下げを行ない、送出した制御１１ｍの数と
、受取った制御線の数をカウントし一致する事を確認す
る事により信頼性を確保するデータ転送方式である。
発明の実施例
以下、本発明の一実施例を第２図により説明。
する。ｌ１０１はチャネル装置Ｗ２に接続され、データ
転送を行なっている。制御回路３はｌ１０１内のデータ
転送を制御する回路であり、チャネル装置２に対する制
御線を送出したり、チャネル装置ｆ２からの制御線を受
取ったり、ＢＵＳＩＮにデータをのせたり、ＢＵＳＯＵ
Ｔのデータを受取ったりを行なう。オア回路５はＳ凡Ｖ
ＩＮと１）Ａ’ｌ’ＩＮをオアし、その出力はカウンタ
４のアップカウント入力となる。オア回路６は８ＲＶＯ
ＵＴとＤＡＴＯＵＴをオアし、その出力はカウンタ４の
ダウンカウント入力となる、カウンタ４はアップカウン
ト入力にパルスが加わると＋１され、ダウンカウント入
力にパルスが加わると−１される。ゼロ検出回路７はカ
ウンタ４の出力９がゝ０′であるか否かを判定する回路
で、制限値構出回路８は出力９が所定の値になった事を
検出する回路である。ゼロ検出回路７の出力１０および
匍Ｊ限値検出回路８の出力９は制御回路３に送られる。
転送を行なっている。制御回路３はｌ１０１内のデータ
転送を制御する回路であり、チャネル装置２に対する制
御線を送出したり、チャネル装置ｆ２からの制御線を受
取ったり、ＢＵＳＩＮにデータをのせたり、ＢＵＳＯＵ
Ｔのデータを受取ったりを行なう。オア回路５はＳ凡Ｖ
ＩＮと１）Ａ’ｌ’ＩＮをオアし、その出力はカウンタ
４のアップカウント入力となる。オア回路６は８ＲＶＯ
ＵＴとＤＡＴＯＵＴをオアし、その出力はカウンタ４の
ダウンカウント入力となる、カウンタ４はアップカウン
ト入力にパルスが加わると＋１され、ダウンカウント入
力にパルスが加わると−１される。ゼロ検出回路７はカ
ウンタ４の出力９がゝ０′であるか否かを判定する回路
で、制限値構出回路８は出力９が所定の値になった事を
検出する回路である。ゼロ検出回路７の出力１０および
匍Ｊ限値検出回路８の出力９は制御回路３に送られる。
次に動作を説明する。データ転送か発生−ｒルト５ＲＶ
ＩＮ／１）Ａｉ’ＩＮがｆ −？ ネル装置２へ送出さ
れるが、従来の方法と異なりＳｌ（、Ｖ（，１［Ｊ’ｌ
’／Ｄ Ａ ｉ’ ＯＵ ｉ’を待たないで次のデータ
を転送する為の制御線をあげる。Ｓ ）ｔＶ Ｉ Ｎ／
１）ＡＴ Ｉ Ｎを送出する為にカウンタ４は＋１され
るが、制限値検出回路８により所定の赦（本実施例では
４）に達した事が検出されると、制御回路３はデータ転
送を中断する。こうする事により必要以上のデータ転送
を要人せず、オニバーラン等の不要の障害が発生する事
を防止できる。次にチャネル装置２は１１０１からの制
御線に応じて５ｔ（ＶＯＵＴ／Ｌ）ＡＴＯＵＴ をｌ１
０１に送出する。ｌ１０１はＳｌ′ｔｖＯＵＴ／ＤＡＴ
ＯＵＴを受取るとカウンタ４の頭は−１され、制限値以
下にカラ／り４の値。
ＩＮ／１）Ａｉ’ＩＮがｆ −？ ネル装置２へ送出さ
れるが、従来の方法と異なりＳｌ（、Ｖ（，１［Ｊ’ｌ
’／Ｄ Ａ ｉ’ ＯＵ ｉ’を待たないで次のデータ
を転送する為の制御線をあげる。Ｓ ）ｔＶ Ｉ Ｎ／
１）ＡＴ Ｉ Ｎを送出する為にカウンタ４は＋１され
るが、制限値検出回路８により所定の赦（本実施例では
４）に達した事が検出されると、制御回路３はデータ転
送を中断する。こうする事により必要以上のデータ転送
を要人せず、オニバーラン等の不要の障害が発生する事
を防止できる。次にチャネル装置２は１１０１からの制
御線に応じて５ｔ（ＶＯＵＴ／Ｌ）ＡＴＯＵＴ をｌ１
０１に送出する。ｌ１０１はＳｌ′ｔｖＯＵＴ／ＤＡＴ
ＯＵＴを受取るとカウンタ４の頭は−１され、制限値以
下にカラ／り４の値。
がなると、再びデータ転送が始まり、８ＲＶＩＮ／ＤＡ
ＴＩＮを送出する。またデータ転送の最後には送出シタ
５ＨｖＩＮ／１）ＡＴＩＮヲ受取ツタ５ＲＶＯＵＴ／Ｉ
）ＡＴＯＵＴ のａは等りくなる必要かあ。
ＴＩＮを送出する。またデータ転送の最後には送出シタ
５ＨｖＩＮ／１）ＡＴＩＮヲ受取ツタ５ＲＶＯＵＴ／Ｉ
）ＡＴＯＵＴ のａは等りくなる必要かあ。
す、ゼロ検出回路７においてカウンタ４の値が０である
事が出力１０により検証されるうもしもチャネル装置２
からの制＃線が１つでも不足するとカウンタ４の値はゝ
０′にはなり得す、障害として検出される。図６は以上
に述べた、制御線、カウンタ４の値の変化を示したもの
で、カウンタ４が４になるとデータ転送が中断され、デ
ータ転送終了時にはゝ０′になる事が判る。
事が出力１０により検証されるうもしもチャネル装置２
からの制＃線が１つでも不足するとカウンタ４の値はゝ
０′にはなり得す、障害として検出される。図６は以上
に述べた、制御線、カウンタ４の値の変化を示したもの
で、カウンタ４が４になるとデータ転送が中断され、デ
ータ転送終了時にはゝ０′になる事が判る。
なお本実施例では、制限値を４としたが、これはどのよ
うな数でもよく、データ転送速度、ｌ１０１におけるバ
ッファ段数等により決定されるものである。
うな数でもよく、データ転送速度、ｌ１０１におけるバ
ッファ段数等により決定されるものである。
発明の効果
本発明によれば、制御縁の応答形式をとる必要がなく長
いケーブル長でも高速のデータ転送。
いケーブル長でも高速のデータ転送。
を可能とし、制限回路により不要のデータ転送を要求し
ないので不要の障害を発生することな。
ないので不要の障害を発生することな。
く、さらに最終的に送った制御−数と受取った制御線数
をチェック可能な為信頼性の高いデータ転送方式を実現
する効果がある。
をチェック可能な為信頼性の高いデータ転送方式を実現
する効果がある。
第１図は従来のデータ転送方式における制御線のシーケ
ンス図、第２図は本発明の一実施例を示すブロック図、
第６図は同じ（制御−のシーケンス図である。 １・・・■／す、 ２・・・チャネル装置、
６・・・制御回路、 ４・・・カウンタ、７・・
・ゼロ検出回路、 ８・・・制限値検出回路。 代理人弁理士薄 １）暫ヤ−１、
ンス図、第２図は本発明の一実施例を示すブロック図、
第６図は同じ（制御−のシーケンス図である。 １・・・■／す、 ２・・・チャネル装置、
６・・・制御回路、 ４・・・カウンタ、７・・
・ゼロ検出回路、 ８・・・制限値検出回路。 代理人弁理士薄 １）暫ヤ−１、
Claims (1)
- １、 装置間でデータ転送を行なう情報処理装置におい
て、データ転送要求の数と、それに対する応答の数との
差をカウントし、前記情報処理装置は要求数と応答数の
差が所定の数取上にならないように前記カウンタの値に
より制御され、データ転送の終了時には要求数と応答数
とか等しい事を前記カウンタの値によって検証する手段
を有する事ヲ特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078232A JPS58195914A (ja) | 1982-05-12 | 1982-05-12 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078232A JPS58195914A (ja) | 1982-05-12 | 1982-05-12 | デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58195914A true JPS58195914A (ja) | 1983-11-15 |
| JPS6221147B2 JPS6221147B2 (ja) | 1987-05-11 |
Family
ID=13656294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57078232A Granted JPS58195914A (ja) | 1982-05-12 | 1982-05-12 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195914A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1985003396A1 (en) * | 1984-01-30 | 1985-08-01 | Fanuc Ltd | Data transmission system |
| JPS6158073A (ja) * | 1984-08-29 | 1986-03-25 | Fujitsu Ltd | デ−タ転送制御方式 |
| JPS61121151A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | デ−タ転送制御方式 |
| JP2012103975A (ja) * | 2010-11-11 | 2012-05-31 | Nec Computertechno Ltd | データ転送装置、データ転送方法、コンピュータシステム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54144837A (en) * | 1978-05-02 | 1979-11-12 | Hitachi Ltd | Detection system for data transfer failure |
-
1982
- 1982-05-12 JP JP57078232A patent/JPS58195914A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54144837A (en) * | 1978-05-02 | 1979-11-12 | Hitachi Ltd | Detection system for data transfer failure |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1985003396A1 (en) * | 1984-01-30 | 1985-08-01 | Fanuc Ltd | Data transmission system |
| JPS6158073A (ja) * | 1984-08-29 | 1986-03-25 | Fujitsu Ltd | デ−タ転送制御方式 |
| JPH0465421B2 (ja) * | 1984-08-29 | 1992-10-20 | Fujitsu Ltd | |
| JPS61121151A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | デ−タ転送制御方式 |
| JP2012103975A (ja) * | 2010-11-11 | 2012-05-31 | Nec Computertechno Ltd | データ転送装置、データ転送方法、コンピュータシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6221147B2 (ja) | 1987-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491812A (en) | System and method for ethernet to SCSI conversion | |
| US4638311A (en) | Apparatus for providing masterless collision detection | |
| EP0566515A2 (en) | System clustering via serially attached remote I/O busses | |
| JPS58195914A (ja) | デ−タ転送方式 | |
| US4443884A (en) | Data line interface | |
| US6058440A (en) | Programmable and adaptive resource allocation device and resource use recorder | |
| JPS6325736B2 (ja) | ||
| JPS58119028A (ja) | 入出力装置接続方式 | |
| JPS6252656A (ja) | デ−タ転送方式 | |
| JPS6292544A (ja) | デ−タ伝送装置 | |
| JPS63301343A (ja) | デ−タ転送制御方式 | |
| JPS5810222A (ja) | デ−タ転送方式 | |
| SU651395A1 (ru) | Устройство дл передачи данных | |
| JPH09218735A (ja) | ディジーチェーン接続／終端回路設定状態確認方法、並びにディジーチェーン接続処理システム | |
| JPS6226054B2 (ja) | ||
| JP2843449B2 (ja) | データ転送装置 | |
| JP2635639B2 (ja) | データ処理装置 | |
| JPS6066722A (ja) | 内視鏡光源装置のエラ−検出回復回路 | |
| JPH05307426A (ja) | 実装情報検出方式 | |
| JPH07120326B2 (ja) | 割込制御装置 | |
| JPH0318952A (ja) | データ処理装置 | |
| JPH10145401A (ja) | 電子機器及びその動作制御方法 | |
| JPH0520218A (ja) | パリテイエラー通知方式 | |
| JPH0237148B2 (ja) | Deetadensoshisutemu | |
| JPH0668013A (ja) | 入出力装置のｒｑｉによる標準入出力インタフェースの先行制御方法 |