JPS58119028A - 入出力装置接続方式 - Google Patents

入出力装置接続方式

Info

Publication number
JPS58119028A
JPS58119028A JP242682A JP242682A JPS58119028A JP S58119028 A JPS58119028 A JP S58119028A JP 242682 A JP242682 A JP 242682A JP 242682 A JP242682 A JP 242682A JP S58119028 A JPS58119028 A JP S58119028A
Authority
JP
Japan
Prior art keywords
input
output device
adder
channel
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP242682A
Other languages
English (en)
Other versions
JPS6213705B2 (ja
Inventor
Toshio Matsunaga
俊雄 松永
Eiichi Uozumi
魚住 栄市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP242682A priority Critical patent/JPS58119028A/ja
Publication of JPS58119028A publication Critical patent/JPS58119028A/ja
Publication of JPS6213705B2 publication Critical patent/JPS6213705B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、情報処理システムにおける中央処理装置、例
えばデータチャネルと入出力装置との間の接続方式に係
わり、特にデータチャネルと磁気ディスク記憶装置など
のような商運ファイル装置との間のインタフェースケー
ブル長の長大化に関するものである。
従来の接続方式の一例を第1図に示す。第1図において
、データチャネル(Cll)1と入出力装置(Ilo)
2はコネクタ4を通し、並列信号線群を収容したインタ
フェースケーブル8により接続されている。このCHl
と丁102との間の入出力動作は、第2図に示すような
応答確認方式番でより実行される。第2図において、信
号線にINが付しである信号は、■/102からCH1
へ送1gされるものであり、OUTが付しである信号は
、cillからIlo 2へ送信されるものである。1
3[JS−INはIlo 2からCI−(lヘデータを
送1hするだめのデータ入力母線、BUS−OUT ハ
CI−11かうIAJ 2へデータを送信するだめのデ
ータ出力rt 線−cあり、それぞれは9本(1バイト
+チエツク用1ビツト)またはその倍数で構成される。
S l(V −I N /S H,V−OUT、DAT
4−IN/I)ATA−0[J’11はデータ転送の応
答確認用のタグ線対である。ADR−IN。
5TA−INはBUS−IN KそれぞれIlo  7
)”L/ス、状態情報が送出されていることを示すタグ
線で、sす、ADR−OUT、CMD−OUT はBU
S−OUTにそれぞれI10アドレス、指令(コマンド
)が送出されていることを示すタグ線である。その他の
信号はCHとIloとの結合、終了指示、切離しのよう
な制御に使用される。第2図の動作例はコマンドチェイ
ン(指令連鎖)の場合を示しており、先行するコマンド
のデータ転送が終了し、終了報告を5TA−INにより
Iloが行うと、それに応答してCHは5UP−OUT
 によりコマンドチェイン指示を行い、チェインされた
コマンドの起4!Il動作に移っていく動作を、順次、
応答確認をとって進めていく手順を示している。
このように、従来の接続方式では、入出力装置の起動、
データ転送、終了報告、コマンドチェインによる入出力
装置の再起動のいずれもがCHとIloの応答確認をと
って実行されるため、インタフェースケーブル長が信号
の往復時間に関係し、入出力装置の高速化に従がい、ケ
ーブル長の長大化が実現できない欠点があった。
一方、従来の接続方式の別の例として、磁気テープ装置
やプリンタのような比較的中・低速の入出力装置とデー
タチャネルとの間のケーブル長の長大化をねらいとして
、CI−(と■10との間のデータ転送動作の部分を直
列転送(ピットンリアル)に変換する付加器(アダプタ
)をCIlとrloのそれぞれに付加し、データ転送の
応答確認/、 CIIとCH用アダプタ間、Iloと■
10用アダプタ間で実施し、CH用アダプタと■10用
アダプタの間のデータ転送は直列同期転送とし、ケーブ
ル長の長大化を実現しているものがあるが、この方式で
も、コマンドチェインによる入出力装置の再起動動作は
CHとIloとの間で応答11’lI mする方式のた
め、ケーブル長の長大化により1g号送受が遅延し、磁
気ディスク装置などのような高速ファイル装置には適用
−できない欠点がある。
本発明の目的は、コマンドチェイン時のデータチャネル
と入出力装置との間の応答確認を必要最小限にし、磁気
ディスク装置のような高速ファイル装置と中央処理装置
(例えばデータチャネル)との接続ケーブル長の長大化
を可能にする接続方式を提供することにある。
第3図は本発明の接続方式の一実施例である。
第8図において、5はCHl側に設置したチャネル付加
器(CI−i)、(5はl102側に設置した入出力装
置付加器(ICI)であり、CHlと該チャネル付加器
5、l102と該入出力装置付加器6のそれぞれの間は
従来方式のコネクタ4とケーブル3により並列接続する
が、チャネル付加器5と入出力装置付加器6との間は信
号を直列に転送する直列信号線7により接続する。
従来の応答確認方式では、中央処理装置と入出力装置と
の間のI10インタフェースケーブル長を長大化した場
合、応答確認時間が増大してコマンドオーバランの確率
が高くなることが問題である。この対策としては、ケー
ブル長を実効的に短くする必要がある。このため、本発
明では、CHlの近くにI 10機能の一部を代行する
チャネル付加器5を、又、T102の近くにC’H機能
の一部を代行する入出力装置付加器6を設置arする。
前述したように、この棟の付加器を設置Itすること自
体は従来から提案されているが、本発明はチャネル付加
器5、入出力装置付加器6に次のような機能を持たせる
ことにより、コマンドチェイン時間を短縮するものであ
る。
■ チャネル付加器はチャネルlからの110起動時、
チャネルからのI10アドレスでチャネルに応答し、後
でT10からの応答アドレスをチェックする。
■ チャネル付加器は起動時、入出力装置付加器からの
状態情報の報告を待たずに”起−j成功”の状態情報を
チャネルに送る。
■ チャネル付加器はあらかじめチャネルから指示され
たコマンドチェイニング指示を入出力装置付加器に知ら
せるか、又は、入出力装置付加器はチャネル付加器から
コマンドチェイン指示があるものとして動作する。
まだ、従来の応答確認方式では、ケーブル長の長大化に
ともない信号線間のスキューが増大し、性能が低下する
問題がある。この対策として、チャネル付加器5と入出
力装置付加器6との間を信号線間のスキューのないピッ
トシリアルインタフェルスで接続し、応答確認信号をピ
ットシリアルに変換して転送する。なお、転送時の高速
化はlフレームで複数バイト転送することにより可能で
ある。
次に本発明を適用した場合の動作を、初期起動動作、転
送動作、コマンドチェイン動作、入出力装置からの結合
要求動作の分類に従って説明する。
初期起動動作 本発明の初期起動動作を第4図に示す。第4図の上部は
チャネル(CI() lとチャネル付加器(CHへ)5
との動作を、下部は入出力装置2と入出力装置付加器(
1,0,〜)6との動作を、中間部はCHA5とion
との動作を示している。ここでは、初期起動動作を■入
出力装置選択動作、■動作指令(コマンド)動作、■入
出力装置の起動結果の報告動作の順に説明する。
入出力装置の選択動作は、チャネル1からの選択指示(
SEL  OU’l”)および■10アドレス(BUS
  OUT上にI10アドレスをのせ、へI) T(O
UTを上げる)の送出により行なわれる。これを受けた
チャネル付加器5は該信号を並直列変換して入出力装置
付加器6に送るとともに、該入出力装置付加器6からの
応答を待たずに選択指示に対して応答(OPE IN)
し、チャネルlから送られてきたI10アドレスを応答
アドレス(BUSIN上にI10アドレスをのせA I
) R,I Nを」二げる)としてチャネルlへ送出す
る。なお、入出力装置付加器6からの応答アドレスチェ
ック用に該I10アドレスを記憶しておく。入出力’A
 cM付加器6はチャネル付加器5からの大択指示およ
びI10ア・ドレスにより入出力装置の選択動作を実行
する。この時、入出力装置2からの応答(OPEIN、
BUS  IN 上)l107)”L/ス及ヒAl)f
(IN )は特にチェックせずに、並直列変換してチャ
ネル付加器5へ送る。チャネル付加器5は、入出力装置
付加器6からの応答I10アドレスを受伯すると、先に
記憶したチャネル1からのアドレスと比較する。そして
、もし不一致ならばチャネル1に切離し要求を行ない、
入出力装置付加器6に対しては入出力装置2とのインタ
フェースを切離しするよう指示する。
チャネル1から動作指令(BUS  OUT上にコマン
ドをのせCOM OUT  を上げる)されると、チャ
ネル付加器5は、入出力装置付加器6からの応答を待た
ずに報告動作に移るとともに入出力装置付加器6に該コ
マンドを送る。なお、チャネル付加器5および入出力装
置付加器6は転送時のモード決定用にR,EAD/WR
ITEの区別を記憶する。
入出力装置付加器6はコマンドを受けると、入出力装置
2に動作指令する(BUS  OUT  にコマンドを
乗せ、C0M0UT タグを上げる)。
チャネル付加器5は入出力装置付加器6からの応答を待
たずに起動成功(例えば状態ビットすべて0”)の状態
情報をチャネルlに返しくBUSINにすべてOHをの
せ、8TA  INを上げる)転送動作に移る。一方、
入出力装置付加器6は入出力装置!t、2から起動結果
の報告を受ける(IStJSIN上に状態情報をのせ、
STA INを上げる)と、該情報をチャネル付加器5
に送るとともに、該情報が1起動成功”ならば転送動作
に&る。チャネル付加器5は入出力装置付加器6から受
けた状態情報が”起動成功“以外のときのみ、該清報に
転送終了報告を付加してチャネルlに報告する(該情報
に転送終了報告を付加したものをBUSINにのせ、S
TA  INを上ける)。
転  送  動  作 転送動作を第4図および第5図に示す。こ\では、転送
動作をRIID動作とW Rr ’l” l(動作に分
けて、■転送の開始、■データ転送、■データ転送の終
了の順に説明する。
RgAD動作は、入出力装置付加器6が入出力装置2か
らのデータ転送要求(S[tVIN又はDAT  IN
 )を受信することにより開始され、入出力装置付加器
6と入出力装置zの間は応答確認方式によって転送動作
が行われる。入出力装置メ付加器6は入出力装置2から
のデータをフレームに組立て、転送モード表示およびデ
ータの有効表示をしてチャネル付加器5へ送る。フレー
ムは一定内期毎に転送されるため、送信データがない場
合、データ有効表示のないフレームとなる。チャネル付
加器5は該フレームを受信すると、これを分解してチャ
ネルlに対して転送要求する(BUS INにデータを
乗せ、SR,V  IN又はDA’r  IN を上げ
る)。又もし受信バッファが一杯で入出力装置付加器6
からのデータを受画できない場合、これをチャネルlに
知らせる(例えば、パリティエラーデータ)。
チャネルlからデータ転送の終了指示(5TPOUT)
t&id終結要M (SRV JN 又HIII IN
に対するCOM 0UT)がなされると、チャネル付加
器5は入出力装置付加器6にこれを中継し、入出力装置
付加器6からの状態情報の報告によってのみデータ転送
を終了する。入出力装置付加器6はチャネル付加器5か
ら終了指示または終結要請を受けると、入出力装置2に
終了指示(STPOUT)または終結要請(COM O
U’l’)を送る。これに対して入出力装置2から終了
報告を受ける(BUS  IN上に状態情報を乗ぜ、S
i’A  INタグ線を上げる)と、入出力装置付加器
6内のデータを全てチャネル付加器5へ送出後、終了報
告を送る。
これを受けたチャネル付加a5は、全データをチャネル
1へ転送後、該チャネルlへ終了報告を行う(BUS 
 IN上に入出力装置付加器6がらの状態情報を乗せ、
8TA INを上げる)。
WRITE動作は、チャネル付加器5が起動時の状態報
告後、入出力装置付加器6からの応答を待たずにチャネ
ル1へ転送要求(SRV  IN又はD〜T  IN)
を行うことにより開始され、チャネルlとチャネル付加
器5の間は応答確認方式によって転送動作が行われる。
この時、チャネル付加器5において、チャネルlからの
データは一定周期毎にフレームに組立てられデータ有効
表示がなされ、入出力装置付加器6に転送される。父、
もし送信データを準備できない場合、データ有効表示の
ないフレームが送られる。入出力装置付加器6はデ−タ
を受けると、入出力装置2から転送要求(SRV  I
N又はDAT  IN)があるt−t’、該データを一
旦データバソファに蓄積する。そして、データバッファ
使用量が一定レベルを越えると、チャネル付加器5にバ
ッファ使用中を報告する。チャネル付加器5は使用中報
告を受けると、チャネル1への転送要求を一旦中断し、
使用中が解除されると再開する。一方、入出力装置付加
器6は、入出力装置2からの転送要求に対してデータ量
(ソファ内のデータを転送する。もしバッファ使用中報
告を行っている場合には、)(ソファ内のデータ量が一
定レベル以下となったとき、これを解除する。
チャネルlから終了指示(STP  0UT)又は終結
9請(COM 0UT)されたチャネル付加器5は、こ
れを入出力装置付加器6に知らせるとともにチャネルl
への転送要求を中止する。入出力装置付加a6は終了指
示又は終結要請を受けると、データバッファ内の全デー
タを転送後、入出力装置2に終了指示(STP  0U
T)又は終結要請(COMOUT)を行う。また、入出
力装置h:付加器6がデータ転送中に入出力装置2から
終了報告を受けた場合には、バッファ内の残データを捨
て、チャネル付加器5に終了報告を送る。
コマンドチェイン動作 コマンドチェインの方法には、あらかじめチャネル付加
器5からコマンドチェインが指示されている場合、入出
力装置付加器6は入出力装置2にコマンドチェイン指示
を行う方法(以下、第1の方法という)と、入出力装置
付加器6はチャネル付加器5からコマンドチェイン指示
があるものとして入出力装置2にコマンドチェイン指示
を行う方法(以下、第2の方法という)の2通りが考え
られる。
上記第1の方法の場合のコマンドチェイン動作の一例を
第5図に示す。この場合、チャネル付加器5はあらかじ
めチャネル1から送られてくるコマンドチェイン指示(
CCOU’l”)を入出力装置付加器6に送っておき、
入出力装置付加器6は動作終了報告(STA  IN)
o応答(SRV 0UT)とともにコマンドチェイン指
示(SUP  0UT)を入出力装置2に送り、チャネ
ル付加器5からのコマンドチェイン起動を待つ。なお、
コマンドチェイン起動動作は初期起動動作と同じである
上記第2の方法の場合には、入出力装置付加器6はコマ
ンドチェイン指示があるものとして、動作終了報告(S
TA  IN)の応答(SRV 0UT) とともにコ
マンドチェイン指示(SUP  0UT)を入出力装置
2に送り、チャネル付加器6からのコマンドチェイン指
示を待つ。コマンドチェイン指示がある場合の起動動作
は、初期起動動作と同じである。もし、一定時間経過後
もチャネル付加器5から入出力装置付加器6にコマンド
チェイン指示がない場合、入出力装置付加器6は入出力
装置2へのコマンドチェイン指示(SUP  0UT)
を撤回する。
入出力装置からの結合要求動作 入出力装置は機械的動作を伴うような場合、チャネルと
一旦切離されて動作し、動作終了時にチャネルに再結合
要求を行うことにより、この間、チャネルと別の入出力
装置との入出力動作を可能にできる。この場合の入出力
装置からの再結合要求動作およびそれに引続くコマンド
チェイン動作を第6図に示す。こ\では、本動作會■チ
ャネルと入出力装置の結合、■I10アドレスの確定、
■状態情報の報告の順に説明する。
入出力装置付加器6は入出力装置付加2からの結合要求
(几EQ  IN)を受けると、これに応答する(RE
Q 0UT)とともに、チャネル付加器5へ知らせる。
結合要求を行っていた各入出力装置は各々フラグ(BO
2INの対応ピット)を上げ、入出力装置付加器6に選
択を依頼する。入出力装置付加器6は最も優先順位の高
いフラグ(13US  OUT上の対応ビット)を上げ
て入出力装置を選択する(SEL  0UT)。チャネ
ル付加器5は、入出力装置付加器6からの結合要求を受
けると、チャネル1に結合要求(REQ  IN)を行
い、チャネル1からの応答(REQ 0UT)に対して
チャネル付加器5に割付られたフラグ(BUS  IN
上の対応ビット)を上げて、チャネル1に選択要求する
チャネル付加器5に割付られた選択フラグ(BUSOU
T上の対応ビット)でチャネルlから選択指示(SEL
 0UT)があると、該チャネル付加器5はこれに応答
(OPB  IN)して入出力装置付加器からのI10
アドレスを待つ。
入出力装置付加器6は入出力装置2からI10アドレス
が報告される(ADRIN)と、これをチャネル付加器
5に送り、その応答(COM 0UT)を待つ。チャネ
ル付加器5はI10アドレスを受けると、チャネル1に
該アドレスを報告(ADRIN)L、その応答(COM
 0UT)を受けて入出力装置付加器6からの状態報告
を待つ。入出力装置付加器6は、該応答(COM 0U
T)をチャネル付加器5から受けて、入出力装置2に応
答(COMOtJT)する。
この後の状態情報の受付、コマンドチェイン、コマンド
チェイン起動動作は、前記の転送終了時の報告動作、コ
マンドチェイン動作、初期起動動作と同じである。
以上の動作を実現するチャネル付加器5および入出力装
置付加器6の一実施例を第7図および第8図に示す。ま
た、両付加器間のビット/リアルインタフェースのフレ
ームフォーマット列を第9図に示す。第9図で、左側が
OU’l”フレーム、右側がINフレームである。
第7図のチャネル付加器5は起動部(SL) 51 。
報告部(ED) 52 、転送部(I7T)5a、直列
転送部(SI)54からなり、各部にはそれぞれ制御部
として8LC511、EDC521、DTC581XS
IC’54’1が内蔵されている。512はチャネル1
や入出力装置付加器6からの110アドレスをラッチす
るI10アドレスレジスタ、518はチャネル1から起
動された場合、レジスタ512にラッチされているチャ
ネル1からのI10アドレスと、応薄として入出力装置
付加器6から送られてくるI10アドレスを比較する比
較回路である。514はチャネルlからの指示によりV
I I T E71%B A I)が設定されるフリッ
プ70ツブで、その状態は入出力装置付加器6とともに
転送制御部531へ送られる。515は該チャネル付加
器に割付けられたフラグ、516は比較回路であり、入
出力装置2からのチャネル結合要求に対して、該7ラグ
515を上げてチャネルlに選択要求を発し、その応答
としてチャネル1が送出する選択フラグと該フラグ51
5を比較回路516で比較するものである。522はオ
ー/I/′″0”状態情報発生回路、523は入出力装
置付加器6から送られてくる状態情報をラッチする状態
情報レジスタ、524は522と528の出力を比較す
る比較回路である。525は起動成功でセット状態をと
るモードフリップフロップで、該セット状態を転送制御
部581が検出して転送モードに遷移し、又、起・助成
功を入出力装置付加器6に報告するのにも用いられる。
582はW几■TE動作時、チャネル1からのデータを
一時格納するのに用いるレジスタ対であ1111.58
8はREAD動作時、入出力装置付加器6からのデータ
を一時格納するのに用いるレジスタ対である。542は
出力バッファレジスタ、548は出力シフトレジスタで
、両者で並直列変換回路を形成しており、また、544
は入力シフトレジスタ、545は入力バッファレジスタ
で、両者で直並列変換回路を形成している。
第8図の入出力装置付加器6も第7図と同様に、起動部
(SL) 61、報告部(ED) 62 、 転送m 
(1)T)68、直列転送部(St)64からなり、各
部にはそれぞ:hsLc611. EDC61,D’[
’C681XSIC641の制御部が内蔵されている。
61’2はチャネル付加器5からのI10アドレス、コ
マンドヲ一時格納するレジスタである。61Bは各入出
力装置に割付けたフラグ、614はフラグ618中の1
つを選択する選択回路、615は選択回路614により
セットされるフリップフロップで、該フリップフロップ
により該当入出力装置に対し、結合要求に対する応答を
返す。622は入出力装置から送られてきた状態情報を
ラッチする状態情報レジスタ、628はオール″0′状
態情報発生回路、624は622Jと628の出力を比
較する比較回路で、比較の結果、起動成功ならば転送動
作に遷移するように憬能する。625は監視用タイマで
ある。688はチャネル付加器5からのデータを蓄積す
るバッファで、632は該バッファの入力レジスタ、6
84は出力レジスタである。635は入出力装置からの
データを一時格納するレジスタ対を示す。642は入力
バッファレジスタ、64.8は入力シフトレジスタで、
両者で直並列変換回路を形成しており、また、644は
出力シフトレジスタ、645は出力バッファレジスタで
、両者で並直列変換回路を形成している。
以下に、−例としてチャネルから起動された場合のチャ
ネル付加器のI10アドレス応答応答上起動成功の報告
動作、および入出力装置から終了報告を受けた場合の入
出力装置付加器のコマンドチェイン指示動作について、
第7図および第8図により詳細に説明する。
チャネル1から起動された場合のチャネル付加器5のI
10アドレス応答応答上次のように実行される。チャネ
ル1からの信号は、入力ラッチ501にラッチされる。
起動部(SL)51の制御部(SLC) 511は、該
ラッチ501の出力線502にI10アドレスが乗って
いることを第4図、第5図、第6図のADROUTによ
り知ると、I10アドレスレジスタ512にラッチする
。その後、5LC511は応答信号ADRINとともに
I10アドレスレジスタ512のアドレスをチャネル1
への出力ラッチ503の入力線504にのせ、チャネル
1に送る。一方、直列転送部54は一定周期毎にラッチ
の出力線502の信号をサンプリングしてビットシリア
ルに入出力装置付加器6へ送っている。従って、上記の
応答アドレスが入出力装置付加器6から送出されると、
入力シフトレジスタ544、入力バッファレジスタを通
って信号線群505に現われる。この応答アドレスをS
LC511が検出し、比較回路518によりI10アド
レスレジスタ512の内容と比較する。
次に、チャネル1から起動された場合のチャネル付加器
5の起動成功報告動作は次のように実行される。起動時
の報告要求を起動制御部511から受けた報告制御部5
21は、すべて0”(起動成功)状態情報発生回路52
2の出力とともに第4図、第5図、第6図におけるST
A IN信号をチャネル1への出力ラッチ508にセッ
トすることにより報告する。その後、入出力装置付加器
6から送られてきた状態情報は、直列転送部54のレジ
スタ544,545を通って状態情報レジスタ523に
入り、比較回路524によりすべて”0”かどうか比較
する。もし、すべて”0”でなければ、転送動作を中止
するよう転送制御部581へ要求するとともに、該状態
情報に転送終了報告を付加して、STA IN信号とと
もに出力ランチ503にセットすることによりチャネル
lへ知らせる。
次に、チャネルlからあらかじめコマンドチェイン指示
されている場合の入出力装置付加器6のコマンドチェイ
ン指示動作は、次のように実行される。チャネルlから
送られてくるコマンドチェイン指示は、チャネル付加器
5の直列転送部54で一定周期毎にす/ブリングされ、
ビットシリアルに入出力装置付加器6に送られてくる。
この信号は直列転送部64の入力シフトレジスタ648
に順次取り込まれ、所定ビット揃うと入力バッファレジ
スタ642を介して信号線606に送出される。
鍬告制御部621は、このコマンドチェイン指示を検出
すると、入出力装置2からの終了報告(STAIN)を
入力ラッチ603で受け、信号線604に現われるのを
まりで、該信号に対する応答とともにコマンドチェイン
指示(SUP  0UT)を信号線602を通じて出力
ラッチ601に設定し、入出力装置2にコマンドチェイ
ン指示を行う。その後、コマンドチェイン起動がチャネ
ル1からなされたことを知ると、報告制御部621は起
動制御部611に制御を移す。
次に、入出力装置2から終了報告を受けた人世刃装置付
加器6がチャネル1からコマンドチェイン指示されるも
のとして、コマンドチェイン指示を入出力装置2に行い
、チャネル1からの該コマンドチェイン指示を待ち、一
定時間待っても該指示がないとき、コマンドチェインを
撤回する場合の動作は、次のように実行される。報告制
御部621は、入出力装置2からの終了報告を前記と同
様にして知ると、コマンドチェイン指示(SUPOUT
)を信号線602を通じて601に設定して入出力装置
2にコマンドチェインを指示するとともに、時間監視用
タイマ625をスタートさせる。そして、一定時間経過
しても、チャネル1からコマンドチェイン指示されない
と、該コマンドチェイン指示信号(SUP  0UT)
を撤回する。また、コマンドチェイン起動がチャネルl
からなされたことを知ると、報告制御部6i21は起動
制御部611に制御を移す。
以上説明したように、本発明によれば、コマンドチェ4
7時においてチャネル付加器と入出力装置付加器間の信
号の往復を、入出力装置付加器からチャネル付加器への
状態情報の報告と、チャネル付加器から入出力装置付加
器へのコマンドの送出の1往復のみとすることにより、
ケーブル長がlKmでも10μs程度の遅延におさえる
ことができる。これにより、コマンドオーバラン等を発
生させることなく、チャネルと入出力装置との間のケー
ブル長を長大化できる利点がある。
【図面の簡単な説明】
第1図は従来のチャネルと入出力装置の接続図、第2図
は従来のチャネルと入出力装置間のI10インタフェー
スンーケンス例を示す図、第8図は本発明のチャネルと
入出力装置の接続図、第4図は本発明の起動時における
チャネル−チャネル付加器−入出力装置付加器−人出力
装置間のシーケンス例を示す図、第5図は本発明のコマ
ンドチェイン時におけるシーケンス例を示す図、第6図
は本発明の入出力装置からの結合要求時におけるシーケ
ンス例を示す図、第7図は本発明のチャネル付加器の一
実施例を示す図、第8図は本発明の入出力装置付加器の
一実施例を示す図、第9図は本発明のチャネル付加器と
入出力装置付加器間の直列転送用フレームホーマット例
を示す図である。 1・・・チャネル、2・・・入出力装置、8・・・I1
0インタフェースケーブル、5・・・チャネル付加器、
6・・・入出力装置付加器、7・・・ビットシリアルイ
ンタフェースケーブル、51.61・・・起動部、52
.62・・・報告部、58.68・・・転送部、54.
64・・・直列転送部。

Claims (1)

  1. 【特許請求の範囲】 1 入出力装置と、中央処理装置と、該中央処理装置と
    入出力装置との間で情報を入出力するためのデータ母線
    、該データ母線の情報の識別および情報送受の応答確認
    のためのタグ線、中央処理装置から入出力装置への起動
    動作のための選択制御線、入出力装置から中央処理装置
    への結合要求のだめの要求信号線および該要求に対して
    選択指示するだめの選択制御線を備えた並列信号線群と
    よりなる情報処理システムにおいて、前記並列信号線群
    の中央処理装置側にチャネル付加器を、入出力装置側に
    入出力装置付加器を設け、前記中央処理装置とチャネル
    付加器の間および前記入出力装置と入出力装置付加器と
    の間を前記並列信号線群により接続し、前記チャネル付
    加器と入出力装置付加器との間を前記並列信号線群の信
    号を直列に転送する直列信号線により接続し、かつ、前
    記チャネル付加器は、前記並列信号線群と直列信号線間
    の変換回路と、中央処理装置からの起動動作に対する応
    答、入出力装置からの要求による結合動作に対する応答
    、入出力動作終了報告に対する応答を、入出力装置に代
    って実行する回路とを備え、前記入出力装置付加器は、
    前記並列信号線群と直列信号線間の変換回路と、チャネ
    ル付加器からの起動指示による起動動作、入出力装置か
    らの要求による結合動作、入出力動作終了報告に対する
    応答を中央処理装置に代って実行する回路とを備え、前
    記チャネル付加器は、実行中の指令に連鎖して次の指令
    を実行するよう中央処理装置から指示を受けた場合、入
    出力装置付加器にその指示を伝搬しておき、入出力装置
    からの終了報告を受けると、中央処理装置との間で、連
    鎖された指令の入出力装置の起4tdt作を代行し、起
    動指示を入出力装置付加器に伝搬し、前記入出力装置付
    加器は終了報告に対する応答、入出力装置に対する連鎖
    指示を代行し、さらに起動指示受付後、入出力装置に対
    する起動動作を代行し、連鎖された指令受付後、連鎖さ
    れた指令の入出力動作を実行しうるようにしたことを特
    徴とする入出力装置接続方式。 2 前記指令の連鎖指示が、入出力装置からの終了報告
    受付後、中央処理装置から発せられる場合、前記入出力
    装置付加器は、入出力装置からの終了報告を受けると、
    中央処理装置からの連鎖指示の受信前であっても、入出
    力装置への連鎖指示を代行し、前記チャネル付加器から
    連鎖された起動指示待ち状態とし、該起動指示が一定時
    間経過後も受信されない場合には、連鎖指示を撤回する
    だめの回路を備え、連鎖゛された起動指示受付後は、連
    鎖された指令の入出力動作を実行しうるようにしたこと
    を特徴とし7’C%許請求の範囲第1項記載の入出力装
    置接続方式。
JP242682A 1982-01-11 1982-01-11 入出力装置接続方式 Granted JPS58119028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP242682A JPS58119028A (ja) 1982-01-11 1982-01-11 入出力装置接続方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP242682A JPS58119028A (ja) 1982-01-11 1982-01-11 入出力装置接続方式

Publications (2)

Publication Number Publication Date
JPS58119028A true JPS58119028A (ja) 1983-07-15
JPS6213705B2 JPS6213705B2 (ja) 1987-03-28

Family

ID=11528923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP242682A Granted JPS58119028A (ja) 1982-01-11 1982-01-11 入出力装置接続方式

Country Status (1)

Country Link
JP (1) JPS58119028A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211951A (ja) * 1985-07-10 1987-01-20 Hitachi Ltd チヤネル装置
JPS62184555A (ja) * 1986-02-10 1987-08-12 Fujitsu Ltd インタフエ−ス接続方式
JPS62202252A (ja) * 1986-02-10 1987-09-05 Fujitsu Ltd 入出力インタフエ−ス接続方式
EP0431949A2 (en) * 1989-12-08 1991-06-12 International Business Machines Corporation Data processing system with channel control means

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6531875B1 (ja) 2017-10-04 2019-06-19 日本製鉄株式会社 トーションビーム製造方法及びトーションビーム製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211951A (ja) * 1985-07-10 1987-01-20 Hitachi Ltd チヤネル装置
JPS62184555A (ja) * 1986-02-10 1987-08-12 Fujitsu Ltd インタフエ−ス接続方式
JPS62202252A (ja) * 1986-02-10 1987-09-05 Fujitsu Ltd 入出力インタフエ−ス接続方式
EP0431949A2 (en) * 1989-12-08 1991-06-12 International Business Machines Corporation Data processing system with channel control means

Also Published As

Publication number Publication date
JPS6213705B2 (ja) 1987-03-28

Similar Documents

Publication Publication Date Title
US5434980A (en) Apparatus for communication between a device control unit having a parallel bus and a serial channel having a serial link
US4245307A (en) Controller for data processing system
JPS6043767A (ja) インタ−フエ−ス回路
JPH0319576B2 (ja)
JPS58119028A (ja) 入出力装置接続方式
JPS62251951A (ja) デ−タ処理システム
JPS5979655A (ja) デ−タ伝送システム
JP2859178B2 (ja) プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ
JPS5833970B2 (ja) プロセッサ間通信方式
JPS594045B2 (ja) ディジタルシステムにおけるライン制御プロセサ
EP0055741B1 (en) Input/output system and method of communication for peripheral devices in data processing system
JPH069036B2 (ja) 入出力制御装置
JPS6126706B2 (ja)
JPH0249584B2 (ja)
EP0055763B1 (en) Input/output processor and method of communication for data processing system
JP2635639B2 (ja) データ処理装置
JP2833782B2 (ja) 通信制御装置
JPH0378066A (ja) デバイス切断方法
JPS6261497A (ja) デ−タ伝送回路装置
JPS62232057A (ja) 擬似dma方式
CN112597084A (zh) 一种两线制解决rs485多主仲裁冲撞的系统
JPH0373050A (ja) 直列ライトデータ転送方式
JPS63301343A (ja) デ−タ転送制御方式
JPS63263553A (ja) リモ−トチヤネル方式
JPS6255182B2 (ja)