JPS58194341A - エツチング方法 - Google Patents

エツチング方法

Info

Publication number
JPS58194341A
JPS58194341A JP7289983A JP7289983A JPS58194341A JP S58194341 A JPS58194341 A JP S58194341A JP 7289983 A JP7289983 A JP 7289983A JP 7289983 A JP7289983 A JP 7289983A JP S58194341 A JPS58194341 A JP S58194341A
Authority
JP
Japan
Prior art keywords
etching
substrate
gas
pressure
ccl4
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7289983A
Other languages
English (en)
Inventor
Tokuo Kure
久礼 得男
Shinya Iida
飯田 進也
Michiyoshi Maki
牧 道義
Tatsumi Mizutani
水谷 巽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7289983A priority Critical patent/JPS58194341A/ja
Publication of JPS58194341A publication Critical patent/JPS58194341A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はエツチング方法に関し、詳しくは反応性スパッ
タエツチングによるシリコン(Si)のエツチング方法
に関する。
従来、半導体装置などの製造には、一般にエッチ液によ
る湿式のエツチングが広く用いられたが、湿式のエツチ
ングは、サイドエツチングの発生など多くの難点がある
。そのため、集積度の向上な−どにより、一層微細なパ
ターンの形成が必要になるにともなって、エツチングも
、エッチ液を使用しない、いわゆるドライエツチングが
提案され、その中でも、物理的なエツチングと化学的な
エツチングが同時に進行する、平板電極を用いた反応性
スバツタエ、チングが非常に注目されている。
この方法は、対向する平板電極を反応容器の中に配置し
て、一方の電極上に被エツチング物を置き、所定圧力の
ガス雰囲気中において、上記平板電極に高周波電力を印
加してプラズマを発生させ、エツチングを行なうもので
ある。
反応性スバ、タエ、チングを半導体装置の製造に適用す
るトめには、エツチング速度、エツチングの選択性、加
工精度、工、チング面の清浄度など、多くの条件を満足
する必要がある。
従来、シリコンまたはその化合物を反応性スバツタエ、
チングによって工、チする際、エツチングガスとしては
、一般に、たとえばCF4やCHF 3など、各種フッ
化炭素や含フ、素炭化水素などが多く用いられたが、こ
れらフッ素を含むガスを用いたエツチングは、選択性や
エツチング積度などの点が不十分であり、さらに改善が
望まれていた。
本発明の目的は、上記従来の問題を解決し、高い選択性
をもって単結晶あるいは多結晶エッチできるような、反
応性スパッタエツチング法を提供することである。
本発明の他の目的は、所望の断面形状を得ることのでき
る、シリコンの反応性スパッタエツチング法を提供する
ことである。
上記目的を達成するため、本発明は、CCl4をエツチ
ングガスに用い、かつ、該エツチングガスの圧力を所望
の値に設定して、シリコンをエッチするものである。
以下、実施例を用いて本発明の詳細な説明する。
実施例1 本発明によれば、エツチングガスの圧力および高周波電
力密度を変えることによって、エツチングによって形成
される穴または溝の断面形状を広範囲に、かつ精度よく
調節することができる。
すなわち、第1図(a)に示すように、たとえば(10
0)Si基板1の表面に、8i3N4やSin。
などからなるマスク2を被着し、CCI、圧力5Pa、
高周波電力密度0.3 W/cdなる条件で、平板電極
を用いた反応性スバツタエ、チングを行なうと、エツチ
ング底面2は基板1の表面と平行になり、エツチング側
面4は基板1の表面とほぼ垂直になる。
しかし、CCl4ガス圧力10Pa、によび15Paに
すると第1’IN(b)、(c)に示したように、エツ
チング底面12.22は変らないが、エツチング側面1
4.24は、それぞれ、基板1の表面と約750および
約60°傾斜した。このような側面の角変変化は連続的
であり、ガス圧力を高く高周波電力密度を小さくすると
、基板表面とエツチング側面とのなす角度が小さくなり
、エツチング側面の傾斜がゆるやかになるので、所望の
傾斜を容易に得ることが可能である。
しかも、単に傾斜がゆるやかになるばかりでなく、第1
図(b)s (C)に示したようにエツチング側面  
    114.24は湾曲し、底面12.22との境
界における鋭い角度が解消されるので引き続いて行なわ
れる酸化処理によって、著るしい突出部や鋭い角度を持
った部分などが生ずる恐れはなく、半導体装置の信頼性
向上に極めて有効である。
一方、エツチングガスとしてCF4などを用いて反応性
スパッタエツチングやプラズマエツチングを行なうと、
エツチング側面は本発明と同様に傾斜するが、マスクの
下部までがアンダーカットされてしまうので、穴や溝な
どの幅が大きくなってしまい、寸法精度が著るしく低下
する。
しかし、CCl4をエツチングガスとして反応性スパッ
タエツチングを行なうと、第1図(a)〜(C)から明
らかなように、アンダーカットは全くなく、極めて高い
寸法精度を得ることが可能である。
また、CCI、をエツチングガスに用いたプラズマエツ
チングによって(100)8i基板をエツチングすると
、エツチング側面は、(111)面がそのままあられれ
て、基板表面との角度は55oになる。そのため%C(
14をエツチングガスに用いると、溝の幅を深さの1.
4倍より小さくすることはできず、CCl4によるプラ
ズマエツチングは実用上大きな問題がある。
L、かも、CCI、を用いたプラズマエツチングはSi
の(111)面をエッチして穴や溝を形成することはで
きないという欠点がある。
CCl4をエツチングガスとして用いた反応性スパッタ
エッチングは、これらのすべての点においてすぐれてお
り、半導体装置の製造には最も有用である。
【図面の簡単な説明】 第1図は本発明の詳細な説明するための断面図である。 1・・・Si基板、3・・・マスク、2,12.22・
・・エツチング底面、4,14.24・・・エツチング
側慟 / 慴 3 165−

Claims (1)

    【特許請求の範囲】
  1. 1、反応容器中に配置された対向する平板電極の一方に
    高周波電力を印加して、上記平板電極上に置かれた単結
    晶シリコンの(100)面を所定のエツチングガスによ
    って反応性スパッタエツチングする方法において、上記
    エツチングガスはCCl4であり、かつ、上記エツチン
    グガスの圧力を所望の値に設定することにより、垂直よ
    りゆるやかで、かつ、所望の傾斜を有する側面を形成す
    ることを特徴とするエツチング方法。
JP7289983A 1983-04-27 1983-04-27 エツチング方法 Pending JPS58194341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7289983A JPS58194341A (ja) 1983-04-27 1983-04-27 エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7289983A JPS58194341A (ja) 1983-04-27 1983-04-27 エツチング方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1225079A Division JPS55107780A (en) 1979-02-07 1979-02-07 Etching method

Publications (1)

Publication Number Publication Date
JPS58194341A true JPS58194341A (ja) 1983-11-12

Family

ID=13502652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7289983A Pending JPS58194341A (ja) 1983-04-27 1983-04-27 エツチング方法

Country Status (1)

Country Link
JP (1) JPS58194341A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114530A (ja) * 1984-11-09 1986-06-02 Oki Electric Ind Co Ltd ドライエツチング方法及びその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114530A (ja) * 1984-11-09 1986-06-02 Oki Electric Ind Co Ltd ドライエツチング方法及びその装置

Similar Documents

Publication Publication Date Title
US4350563A (en) Dry etching of metal film
JPS6376330A (ja) 半導体装置の製造方法
JPS61500821A (ja) デバイスの製造における無転移スロット分離のための方法
JPS58130529A (ja) 半導体のエツチング方法
JPS58194341A (ja) エツチング方法
JP2681058B2 (ja) ドライエッチング方法
JPS6116524A (ja) ドライエッチング方法
JPS59167021A (ja) 半導体装置の製造方法
JPS58130528A (ja) 半導体のエツチング方法
JPS62106629A (ja) 半導体装置の製造方法
JPS6043829A (ja) ドライエッチング方法
JPH0160939B2 (ja)
JPS6230268B2 (ja)
JPH05160084A (ja) 半導体装置の製造方法
JPH08330276A (ja) ドライエッチング方法
JPS6050055B2 (ja) エツチング方法
JPH02114524A (ja) 半導体装置の製造方法
JPH01119028A (ja) 半導体装置の製造方法
JPH01214025A (ja) 半導体装置の製造方法
JPH0130294B2 (ja)
JPS5828853A (ja) シリコン膜形成法
JPS6353928A (ja) ドライエツチング方法
JPS6265329A (ja) エツチング法
JPS58130527A (ja) 半導体のエツチング方法
JPS6265328A (ja) エツチング法