JPS58194115A - ダイナミツクエンフアシス，デイエンフアシス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はビデオテープレコーダに代表されるビデオ信号
の記録再生技術に係り、特にビデオ信号のダイナミック
エン７アシス、ダイナミックディエンファシス、ノイズ
リミタ回路ｙｘ低電源電圧で実現するに好適な回路に関
する。

ビデオ信号のダイナミックエンファシス回路とは第１図
に周波数特性の一例ケ示すように、人力信号レベルの低
下にＰＰ′：）で高域レスポンスをエン７アシス回路で
ある。第１図の特性を実現Ｔる好適な従来の回路手段と
して、特願昭５５−９０５２ｆＪ号があるが、従来回路
においては、（１５大＠なエンファシス蓋Ｘ、エンファ
シス変化量ΔＸン取りにくい。

（２１９〜１２１Ｍ＆〕［１１ｇ１ｌ圧ン必要とし、電
源電圧５〜６ｖでは動作しない。（５）シート抵抗の異
る種類以上の抵抗体ゼ用いてＩＣ化する場合、高いシー
ト抵抗馨活用しに＜＜、低電力化やＩＣチップサイズの
低減ンしにくい、という問題点があった。

以下、図ン用いて従来回路の問題点を説明する。

第１図はＶＨ８方式のビデオテープレコーダに用いられ
ているダイナミックエンファシス特性を示す図である。

第１図において１は時定数Ｔで、低人力レベル時のｓｄ
Ｂエン７アシス周波数を現わしている。２はエン７アシ
スＪＩＸ’Ｙ示し、約ａｄＢ　、　５は入力レベルが０
〜−２０ｄＢまで変化したときのエンファシス量の変化
量の変化量△Ｘ？示してあり、ＶＨ８方式では△Ｘ−６
ｄＢに選んでいる。

このような特性を実現する好適な回路手段として、特願
昭５５−９０５２８号があり、その基本構成を第２図に
、具体回路例ン第３図に示Ｏ 第２図絵おいて、４はダイナミックエンファシス回路の
入力端子、５はＬ　Ｐ　Ｆ　＊　６はリミタアンプ、７
は減衰器、８は加算回路、９はダイナミックエンファシ
ス回路の出力ｉ子である。

第３図は２種類のシート抵抗音用いたＩＣ回路図であり
、１０はシート抵抗値２００Ωの抵抗体１１はシート抵
抗１にΩの抵抗体を示す。

トランジスタＱ１は入力ビデオ信号の同期尖端をクラン
プする“回路、エミッタフォロワＱ宏。

Ｑ、は加算回路８を構成し、Ｑ、、Ｑ４１Ｄ、。

Ｄ、はリミッタアンプ６を構成し、端子１２はＬす１Ｓ
とＩＣ内抵抗ｆＬＩ　（２にΩ）でＬＰＦを構成し、Ｉ
Ｃ抵抗Ｒ１・Ｒ１・ＲＳで減衰器を構成している。

第３図の問題点は、（１）Ｑｓ　　、Ｑ４のコレクタに
約ｔａＶｐｐの信号を発生しており、これ以上、ΔＸｉ
増すことが困難、（２）Ｑｌ　　、Ｑ４のペースＥ　Ｉ
　Ｖｐｐの入力が必要でコレクタにｔｓＶｐｐの信号が
発生するので、ｖＣＣとして９ｖ以下必要となる、（５
）Ｑｍ　　、Ｑ４のエミッタに１００Ω程度の抵抗馨必
要とするため、高シート抵抗の抵抗体ケ使えない、０３
点である。

シート抵抗の異る２種類以上の抵抗体を用いて電力低減
やＩＣチップサイズケ低減Ｔる方法については特願昭５
５−１５５９２２号に詳しく述べであるように、低抵抗
には低シート抵抗体ケ用い、高抵抗には高シート抵抗体
χ用いればよい。この場合、注意しなければならないこ
とは低シート抵抗と関シート抵抗の間の抵抗比ばらつき
が大きく、このばらつきが回路特性に影響しないよう工
夫しなければならないことである。

第３図において、ＱＩＩＱ４のエミッタ抵抗１００Ωは
低シート抵抗体でしか実現できないＯＱ、、Ｑ、のりミ
タアンプの利得はエミッタ抵抗、コレクタ抵抗Ｒｙ　　
、Ｒｓ　　−Ｒｅ　　、コレクタ電流により決まるので
Ｒ，、Ｒ，、ｆ’ｔ、も低シート抵抗体としなければな
らない。コレクタ電流乞決めるＲ、も低シート抵抗体と
しなければならない。

この結果、高シート抵抗体？使用できるのはＲ，、Ｒ，
たけとなり、消費電力ｑＶ　Ｘ　３ｍＡ　＝２７ｍＷ　
、チップサイズの増大を招く。

本発明の目的は上記した従来技術の欠点ンなくシ、大き
なエン７アシス量およびエンファシス変化量χ取りやす
く、低ｍｉｘ圧で動作可能でかつ、消費電力が少な（Ｉ
Ｃチップサイズン低減しやすいＩＣ化に好適なビデオ信
号用ダイナミックエンファシス回路、ダイナミックディ
エンファシス回路χ提供するにある。

本発明では、リミタアンプＱ、、Ｑ、のコレクタ間を抵
抗を介さず直接ダイオードＤ、、Ｄ。

で接続することで、出力信号レベルＹ　Ｏ，７ＶＰＰに
抑え低電謔動作と大きなエン７アシスｔｖ可能とする。

さらに、トランジスタＱ＝　　、Ｑ４の工之ツタ間ン抵
抗Ｙ介さず［ｉ’接続することで、高抵抗に高シート抵
抗体を使用できるようにし、電力低減、ＩＣ化した時の
ＩＣチップサイズの低減を実現する。

以下、本発明の実施例を第４図、第５図、第６図、第７
図、第８図、第９図、第１０図、第１１図、第１２図？
用いて説明する。

第４図は第１図のダイナミックエンファシス特性Ｙ得る
よう設計された本発明のダイナミックエンファシス回路
の一実施例Ｙ示す回路図である。第４図の第３図と異る
点はＱ、、Ｑ、のコレクタ間をダイオードＤ、、Ｄ、で
直接接続しており、第５図におけるＲ、ケ用いてないこ
と、Ｑｌ、Ｑ４のエミッタ間？直結しており第ｓ　図Ｌ
　オケルＲＩＩ−Ｉ’ｄ＠−ＢｒＫＢ　カナイコ（！：
、ｖＬ＃電圧を５ｖとしたことである。

第１図におけるエンファシス時定数１（Ｔ）はＩＣ抵抗
Ｒ３と外付はコンデンサー５により決まる。第１図にお
ける、エン７アシスｊ１２（Ｘ）エン７アシス変化置３
（△Ｘ）は入力信号レベルとリミタアンプの利得と減衰
器特性により決まり、第１図の特性馨得るには利得８倍
、減衰率１／４９人力信号レベル１ｖｐｐでよい。

第４図においてリミタアンプの利得は負荷抵抗１５とＱ
、、Ｑ、のエミッタ電流値で決まり、エミッタ電流値は
抵抗１６で決まる。したがって、抵抗１５．１Ｓ　’に
同一シート抵抗体とすれば利得ばらつきは発生しなくな
り、これｔ高シート抵抗体とすれば電力低減とチップサ
イズの低減ぞ同時に実現できる。減衰器は第３図と同じ
である。

ＩＥ［電圧５Ｖが可能な理由は、Ｑｓ　　＊　Ｑ４のコ
レクタに発生する信号レベル？α７ｖＩ）ｐ　ニ制限で
きるためである。第４図の消費電力は５Ｖ　Ｘ０．８ｍ
Ａ＝４ｍＷと第３図に比べ一となる。又高低抗は全て、
高シート抵抗体Ｙ用いることができ、ＩＣ化した際のチ
ップサイズも第３図の半分程度とすることができる。

第５図は第１図に示すダイナミックエンファシス特性か
ら第６図に示すダイナミックエンファシス特性まで幅広
い特性が得られる本発明のダイナミックエン７アシス特
性の一実施例を示す回路図である。

第５図ではＱ、、Ｑ４からなるリミタアンプの利得乞約
２０倍に選んでいる。これにより、人力信号レベルが０
．５Ｖｐｐ−ｔ、ｏｖｐｐ程度の範囲で所望のエン７ア
シス特性ン実現できる。すなわ名人力信号レベルがｔｏ
Ｖｐｐ（ｏｄＢ）の場合、端子にコンデンサ１５に直列
に抵抗１４ン接続することで、トランジスタＱ１からＱ
、までの利得を落とすことができる。

又、端子１９ヲ設は抵抗２０．２１により減衰率を任意
に設定できるようにするとともに、端子１９にコンデン
サ２０ン設けることで高域のエン７アシスＹ必要に応じ
て抑圧することもできる。

第５図の回路で第６図の特性２２を得ようとするには人
力信号レベルｌＶｐｐ、　　リミタアンプ利得２０倍（
抵抗１４＝００）、減衰率＝百（コンデンサ２０は削除
）とすればよく、特性２３を得ようとすれば上記にコン
デンサ２０を追加Ｔれげよい。

第５図の回路で第１図の特性を得ようとすれば入力信号
レベルがＩＶｐＩ）の場合、抵抗１４乞用いてリミタア
ンプ利得′ＩｆＩ：８倍に低下させ、減衰率な７とする
か、入力信号レベルが（Ｌ　５Ｖｐ　ｐの場合、抵抗１
４ヲ用いてリミタアンプ利得χ１６倍とし、減衰率ＹＨ
とすればよい。

第５図においてリミタ特性を変えるのに抵抗１４乞設け
ているが、抵抗１６をＩＣＣ低抵抗せず、外付は抵抗と
し、この値を選ぶことでリミタ特性Ｙ設定することもで
きる。

第７図は第５図と同じ特性乞得ることの可能な本発明の
別の一実施例を示す回路図である。

第７図の特徴はダイナミックエン７アシス出力端子９に
得られる信号が人力信号レベルに対して逆極性としたり
、あるいは信号レベル馨増幅したりする場合に適する。

第７図では加算器８がエミッタ７オロワＱ、と差動アン
プＱ　１４で構成されている。第７図のもう一つの特徴
は出力端子９に生じる信号の直流動作点がばらつかず次
段アンプに直結しやすいことである。これはＱ、のベー
ス電圧がほとんど！ｌ源電圧となること、Ｑｌ４とＱ　
ｒｅのペース電圧は同期尖端で同一となるよう設計され
ていることで得られる。

第８図は第７図と同一の特徴を持つ、本発明の別の一実
施例？示す回路図である。第８図の特徴はＱｌ、のベー
ス電圧馨りミタアンプの出力とＤ４かが供給されるＤＣ
バイアス電圧を抵抗２６　（Ｒ＋ｔ　）と抵抗２７（ハ
、）で加算して加えることでリミタアンプ出力を減衰さ
せることと、Ｑ　ｒｓへのばらつきの少ないＤＣバイア
ス電圧の供給欠実現している。これにより出力端子９に
得られるビデオ（ｆｉ号のＤＣ動作点？安定化し次段ア
ンプへの直結を容易にする。すなわち、Ｑσ）ベース電
圧のばらつきは、 Ｒ２Ｋ　　　　　Ｉ Ｉｔ　　　＝　　　　　　＝　　−となってＱ　ＨａＲ
，２＋几、、　　　８に＋２Ｋ　　　５ｒｎヘ−スに印
加されるので、その分Ｑ＋ｓのコレフタ電位ばらつきは
抑圧される。

第９図。第１０図は本発明のダイナミックエンファシス
回路とともに用いられるダイナミックディエンファシス
回路の基本構成を示すブロック図である。

第１０図は第２図の逆回路に相当し、第１０図は第２図
の一次近似の逆回路であり、どちらも本発明σ〕ダイナ
ミックエンファシス回路とともに実用できる。図中、２
８はダイナミツクエン７アシス回路の入力端子、２９は
出力端子である。

第１１図は第９図の構成のダイナミックディエンファシ
ス回路に本発明を用いた場合の一実施例を示す回路図で
ある。第１１図では人力信号レヘｋ　Ｙ　Ｑ、５Ｖｐｐ
（！：　Ｌ　Ｑｌ４　、Ｑｌ５　テ増幅シ、Ｑ、。

Ｑ、のりミタアン１人力を１Ｖｐｐとしている。

第１１図の特徴は入力信号レベルにかかわらず、抵抗５
２．５３　Ｙ適宜選ぶことでリミタアンプ入力レベルを
所望の値にすることができる。ダイナミックディエンフ
ァシス回路のりミタアン１人カレベル（Ｑｍ　　、Ｑａ
のベースに印加される差れと同じにすることが望ましく
、このようになるよう外付は抵抗５０ケ設ける。（定電
流トランジスタＱ、のコレクタ電流および負荷抵抗Ｒ６
＋Ｒ？がダイナミックエン７アシスとダイナミックディ
エンファシスで同じ場合） ダイナミックディエンファシス特性を第６図の全く逆特
性とする場合は減衰率ンエン７アシス回路と同じにすれ
ばよいが、一般的にはディエンファシス回路の減衰率ン
エンフ７シス回路の減衰率より大きく取る方が普通であ
り再生画質が好ましいものとなる。端子１９に接続され
たコンデンサ３１はエツジノイズを目立ちニ＜＜スると
ともにフィードバックによる発振の防止の役割もする。

第１１図は第８図と同じように減衰器を利用して出力端
子のＤＣ動作点ばらつきを抑圧している。

第１２図は第９図の構成のダイナミックディエンファシ
ス回路に本竜明を用いた場合の別の一実施例〉示す回路
図である。第１２図は第７図と同じように抵抗２４．２
５からなる減衰器を利用して、出力端子２９のＤＣ動作
点を安定化している。

第１０図の構成のダイナミックディエンファシス回路に
本発明を用いる場合は、第４図においてはＱ、のベース
をＱ、のコレクタに接続する、第５図においてはＱ、の
ベースｖＱｓのコレクタに接続する、第７図においては
Ｑ、のベースンＱ４のコレクタに接続する、第８図にお
いてはＱｌ、のベースをＱ、のコレクタに接続すればよ
い。

本発明によれば５〜６ｖという低いＩＥＩｌ！電圧にて
幅広いダイナミックエンファシス特性、ダイナミックデ
ィエンファシス特性が実現できるとともに、ＩＣ化した
場合、大幅な電力低減とＩＣチップサイズの低減ができ
る。

【図面の簡単な説明】

第１図は従来のダイナミックエン７アシス特性馨示す図
、第２図はダイナミックエンファシス回路の構成？示す
図、第３図は従来のグイナミツクエン７アシス回路ン示
す図、第４図は本発明のダイナミックエンファシス回路
の一実施例？示す図、第５図、第７図、第８図は本発明
のダイナミックエンファシス回路の別の一実施例ｐｅ示
す図、第６図は本発明のダイナミックエンファシス特性
の一例を示す図、第９図、第１０図はダイナミックディ
エンファシス回路の基本構成ン示す図、第１１図は本発
明のダイナミックエンファシス回路の一実施例を示す図
、第１２図は本発明のダイナミックディエンファシス回
路θ〕別の一実施例乞示す図である。 ５・・・ＬＰＦ、　　　　　　　６・・・リミタアンプ
、８・・・混合回路、１５・・・ＬＰＦ用コンデンサ、
１７・・・第１のトランジスタ、 １８・・・第２のトランジスタ、 ５４．５５・・・リミタ用ダイオード。 代理人弁理士　薄　１）利６１１賑 才　　１　　図 ＡＴＬ γシー１ 才２図 才　　３　　図 才　　４−　図 才　　ざ　　図 ｆ　　ｂ　　図 才　　７　　図 ′″Ｐ　　８　　図 才　　９　　図

Claims (1)

【特許請求の範囲】
1. 入力信号の高域成分を抑圧するＣＲ形ＬＰＦと、人力信
   号と該ＬＰＦの出力信号との差信号を増幅するりミタア
   ングと、該リミタアンプの出力信号と人力信号を混合す
   る回路乞具備するとともに、該リミタアンプをエミッタ
   ｗ共通Ｊｔｌ続された第１．第２のトランジスタで構成
   し、第１　、第２のトランジスタのコレクメ間を互に逆
   方向の２つのダイオードで接続することを特徴とするダ
   イナミックエンファシス、ディエンファシス回路。