JPS58190980A - デイスプレイ制御装置 - Google Patents

デイスプレイ制御装置

Info

Publication number
JPS58190980A
JPS58190980A JP57073358A JP7335882A JPS58190980A JP S58190980 A JPS58190980 A JP S58190980A JP 57073358 A JP57073358 A JP 57073358A JP 7335882 A JP7335882 A JP 7335882A JP S58190980 A JPS58190980 A JP S58190980A
Authority
JP
Japan
Prior art keywords
character
display
address
control device
slice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57073358A
Other languages
English (en)
Inventor
中島 猛伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP57073358A priority Critical patent/JPS58190980A/ja
Publication of JPS58190980A publication Critical patent/JPS58190980A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の技術分野] 本発明はディスプレイ制御装置に関し、詳しくはキャラ
クタディスプレイを行う場合、様々な表示修飾が行なわ
れるが、この表示修飾の一種としてCf’tT画面にグ
ラフ表示等をする場合に行間スペースや文字間スペース
に相当する部分においてグラフ等に継ぎ目が生じること
がないディスプレイ制御装置に関する。 〔発明の技術的背景〕 第1図は従来のディスプレイ制御装置のブロックである
。その基本的構成及び基本的動作を示すと、先ず図示せ
ぬ上位装置から転送された一表示画面分の文字コードは
リフレッシュコードメモリ1に書き込まれ、表示期間中
記憶される。そしてCRTコントローラ2 ハ+Jフレ
ッシュコードメモリに加える画面アドレスGAを更新す
るとともにキャラクタジェネレータ3に加えるスライス
アドレスSAを更新して、図示せぬCRTIi!ii[
iK文字を表示させる。 即ち、画面アドレスGAが加えられるとリフレッシュコ
ードメモリlからは文字コードCCが読み出され、この
文字コードCCとスライスアドレスSAとが読み出しア
ドレスとしてキャラクタジェネレータ3に加えられる。 その結果キャラクタジェネレータ3からは文字パターン
が1スライスづつ(24ビツトづつ)読み出され、パラ
レルシリアル変換回路4でシリアリトッドに変換されて
、図示せぬCRT画面に表示される。 「背景技術の問題点〕 ところで一般にCRT画面では表示文字を見やすくする
為、行間スペースや文字間スペースが設けられる。具体
例として、例えば1文字のキャラクタ(24X24ビツ
ト)に対して行間スペースはキャラクタの上方!lc1
ビット、キャラクタの下方に1ビツト、文字間スペース
はキャラクタの左右に夫々1ビット設けられる。 との友め、従来のディスプレイ制御装置では、パラレル
シリアル変換回路4の最上位1ビツトと最下位3ビツト
の入力をバードウェア的に論理0に固定するととKよっ
て行間スペースを得て、又、キャラクタジェネレータの
上位スライスアドレスと下位スライスアドレスを空白領
域にすることKよって文字間スペースを得てい友。 ところが従来のディスプレイ制御装置によって表示修飾
の一項としての第2図のようなグラフ表示をすると行間
スペースに相当する部分でグラフに継ぎ目が生じ、又、
第3図のようなグラフ表示をすると列間スペースに相当
する部分でグラフに継ぎ目が生じ゛【しまうという問題
が発生した。 【発明の目的〕 本発明はこのような問題を解決する為罠なされたもので
あシ、キャラクタディスプレイで表示修飾の一環として
グラフ表示等をする場合、文字間スペースで表示に継ぎ
目が生じることのないディスプレイ制御架+tt提供す
ることを目的としている。 (発明の概要] 本発明に係るディスプレイ制御装置は表示拡張指示がな
され次ことを記憶する配憶手段と、この記憶手段の出力
が表示拡張指示がなされていることを示すとキャラクタ
ジェネレータから発生されるキャラクタの行間スペース
・文字間スペースに相当するドツトにそのキャラクタパ
ターンの特定ドツトからの転用を行う表示拡張子役′と
を艮え、キャラクタパターン内の特定画素によって文字
間スペースt−aめることかできるようにしである。 (発明の実施例) 第4因は本発明の一実施例を示すブロック図である。1
@1図に示す従来のディスプレイ制御装置と同一のもの
Kついては説明の重複は避けるが本実施例のディスプレ
イ制御装置はリフレッシュコードメモ11 K表示拡張
指示がなされたか否かを記憶するステータスフラッグ1
1を具える。具体的には、第7図に示すように、リフレ
ッシュコードメモリlは、文字コード領域Iと表示拡張
指示領域lとからなシ、文字コード領域1には文字コー
ドが、表示拡張指示領域IK:はキャラクタアトリビュ
ートとしてのプリンタステータスビットa、ジ−パース
ステータスビット51反転ステータスピッ)c等がある
が、本実施例では表示拡張指示の念めのステータス11
を設は友ものである。 更に、この実施例ではキャラクタジェネレータ3のレタ
ーフェイス内のドツトをパラレルシリアル変換回路4の
最上位ピッ)K加えるアンドゲート5トキャラクタジエ
ネレータ3のレターフェイス内のドツiパラレルシリア
ル変換回路4の最下位ビットに加えるアンドゲート52
・CRTコントローラlから出力されたスライスアドレ
スSAIを変換して、キャラクタジェネレータ3に変換
後のスライスアドレスSA2管加えるアドレス変換メモ
リ6を具えており、ステータスフラッグ11の出力でア
ンドゲート51・52及びア ドレス変換メモリ6を制
御している。 リフレッシュコードメモリ1は概念的にマトリクス状に
記憶エリアを配列されたメモリであシ、図示せぬCRT
の画面アドレスと同一のアドレス構成をしている。 先ず図示せぬ上位装置から所定周期で一表示画面分の文
字コードが転送され、この文字コードはリフレッシュコ
ードメモリ1に書き込まれる。この時上位装置は拡張表
示をする場合(具体的にはグラフ表示等をする場合)は
ステータスフラッグ11をオンし、拡張表示をしない場
合(具体的には通常のキャラクタ表示をする場合)はス
テータスフラッグ1it−オフし、その後の制御ICR
Tコントローラ2に明は渡す。 制御が委ねられると、CRTコントローラ2は画面アド
レスGA及びスライスアドレスSA1を更新しながらリ
フレッシュコードメそりIK記憶され友内容をCRT画
面に表示させる。 今、例えば第2図のようなグラフを表示する場合を考え
るとリフレッシュコードメモリlにはオール黒を指定す
る文字コードとオール白を指定する文字コードがグラフ
の形状に対応して記憶されており、又、ステータスフラ
ッグ11はオンしている。CRTコントローラ2から画
面アドレス想が加えられるととにリフレッシュコードメ
モリ1からはオール黒又はオール白を指定する文字コー
ドCCが読み出され、この文字コーFCCはキャラクタ
ジェネレータ3に対して読み出しアドレスの一部として
加えられる。 このキャラクタジェネレータ3は全ての表示可能文字や
記号、符号等をドツトパターンの形態で予め記憶し次メ
モリであシ、とのキャラクタジェネレータ3の読み出し
アドレスの残シの一部はアドレス変換メモリ6から出力
されたスライスアドレス5AJICよって定まる。第5
図はキャラクタジェネレータ3の1文字分の記憶エリア
の構造を示し念ものであり、1文字分の記憶エリアはリ
フレッシュコードメモリ1から出力された文字コードC
Cによって定まり、この文字コードCCKよって指定さ
れた文字パターン中のスライスアドレスSA、![よっ
て指定された1スライス分24ビットの文字パターンが
パラレルに読み出される。そしてこのスライスアドレス
5Ajl;j CRTコントローラ2から出力されたス
ライスアドレス5AIiアドレス変換メモリ6によって
変換し次ものである。 そこで、先ずCILTコントローラ2による画面アドレ
スGA及びスライスアドレス8Alの指定を次にアドレ
ス変換メモリ6によるスライスアドレスの変換を説明す
る。 先ずCFLTコントローラ2は画面アドレスGA及びス
ライスアドレスs、’vt−更新する為のソフトウェア
又はハードウェアのカウンタを具えており、このカウン
タの出力によって画面アドレスGA及びスライスアドレ
スSAIを指定する。 例えばCRT画面の1行の文字数が80字・1文字のキ
ャラクタ・パターンと行間スペースと文字間スペースと
を合わせて26x28ピツ) ノを合を考えると、CR
Tコントローラ2は画面アドレスGAを0#地から79
番地まで更新する毎にスライスアドレスSAI @更新
し、スライスアドレスSA、tがθ番地から27番地ま
で更新されると次の文字行をスキャンする。 そしてこのスライスアドレス SAIはアドレス変換メ
モリ6に加えられ、アドレス変換メモリ6はステータス
フラッグ11がオフの時はスライスアドレス8!uf変
換せず、又ステータスフラッグ1がオンの時はスライス
アドレスSAIを変換してキャラクタジェネレータ3に
スライスアドレスSA2を加える。グラフ表示をしてい
る場合はステータスフラッグ11はオンであるのでスラ
イスアドレス8A3は変換されることKなる。第6図は
このアドレス変換メモリ6によるアドレス変換の様子を
示したものであり、図示するようにスライスアドレスS
AIが0番地の時・25%地の時・26番地の時27番
地の時、スライスアドレスSA2は各々4番地・21薄
地・22番・23番地になり、スライスアドレスSAI
が他の番地の時はスライスアドレスSA2は一致する。 そしてこのスライスアドレスSA2はキャラクタジェネ
レータ3に加えられる。 既述の而り、キャラクタジェネレータ3では1文字あ^
シのキャラクタパターンが24X24ビツトであり、グ
ラフ表示をする場合はそのグラフの形状に応じて文字コ
ードCCによりオール黒のパターン又はオール白のパタ
ーンが選択される。 第6図から明らかなように本実施例に、ひいては、CR
,Tコントローラ2から出力されるスライスアドレス8
Mが01地から27番地まで更新されても、キャラクタ
ジェネレータ3に加えられるスライスアドレス8A2は
liI地から24番地の内のいずれかと々るので文字コ
ードCC1Cよってオール黒のドツトパターンが選択さ
れている時はキャラクタジェネレータ3からパラレルシ
リアル変換回路4にパラレル出力される24ビツトのド
ツトパターンは常に黒Knす、又、文字コードCCKよ
ってオール白のドツトパターンが選択されている時はキ
ャラクタジェネレータ3からパラレルシリアル変換回路
4にパラレル出力される24ビツトのドツトパターンは
常に白になる。このように本実施例によればアドレス変
換メモリ6によるスライスアドレスの変換によって行間
スペースと文字間スペースはキャラクタパターン内のド
ツトで埋められるととになる。 更に本実施例ではキャラクタジェネレータ3のパラレル
出力の第8ビツト目がアンドゲート51を介してパラレ
ルシリアル変換回路4の最上位ビットに加えられ、キャ
ラクタジェネレータ3のパラレル出力の第17ビツト目
がアンドゲート52を介してパラレルシリアル変換回路
4の最下位ビットに加えられている。グラフ表示等をし
ている場合はステータスフラッグ11はオンしているの
でアントゲ−・ト51・52はともに開いており。 パラレルシリアル変換回路4の26ビツトの全パラレル
入力はグラフの形状に応じてオール黒又はオール白とな
る。従ってパラレルシリアル変換回路4からCRTに加
えられるシリアルデータはキャラクタパターンについて
そのs度オール黒又はオール白となる。即ち、本実施例
によればアンドゲート51・52を介してキャラクタパ
ターン内のドツトで行間スペースと文字間ス゛ベースと
が理められることになる。 尚、上記では拡張表示をする場合につき述べたが拡張表
示をしない場合、即ち過電のキャラクタ表示をする場合
はステータスフラッグ11はオフとなっているのでアン
ドゲート51・52は閉じ、又、ア 1.!・ス変換メ
モリ6はスライスアドレス8AJtl−そのままスライ
スアドレスSA2として出力する。従って、従来と同様
に行間スペースと文字間スペースとをとることができる
。 又、上記では上位装置がリフレッシュコードメモリlの
書き込み時にステータスフラッグ11のオン・オフ全制
御するものとして説明したが、CRTコントローラ2が
上位装置の指示に従ってステータスフラッグ11の制御
をしてもよい。そのようにずれげ CR,Tllii面
の−Sを拡張表示し他の一部を非拡張表示する等、細い
制御が可能となる。 【発明の効果】 以上説明したように本発明によればキャラクタパターン
内のドツトで行間スペースと文字間スペースとを埋める
ことができるので、表示修飾としての例えばグラフ表示
等をする場合に行間スペース・文字間スペースでグラフ
に継ぎ目が生じることがない。
【図面の簡単な説明】
第1図は従来のディスプレイ制御装置のブロック図、第
2図、第3図は従来のディスプレイ制御装置1による表
示画面を示す図、第4図は本発明によるディスプレイ制
御装置のブロック図。第5図はキャラクタジェネレータ
の一文字分の記憶エリアを示す図、第6図はアドレス変
換メモリの内容を示す図、第7図は実施例のリフレッシ
ュコードメモリの概念図。 l・・・リフレッシュコードメモリ 11・・・ステータスフラッグ 2・・・CILTコントローラ 3・・・キャラクタジェネレータ 4・・・パラレルシリアル変換回路 51・52・・・アンドゲート 6・・・アドレス変換メモリ 代理人 弁理士 則 近 声 佑(他1名)第1図 第2図 暑 0 箪3図 ロロロロロロロロロロロロ L−一−−−−−−−−−−−−− 第4図 5) 第5図 ノ 一一− V−ラ

Claims (1)

    【特許請求の範囲】
  1. (1)表示画面分の文字コードを記憶するリフレッシュ
    コードメモリと全ての表示文字パターンが予め格約され
    たキャラクタジェネレータと、該キャラクタジェネレー
    タのスライスアドレスと前記リフレッシュコードから読
    み出された文字コードとをアドレスとして前記キャラク
    タジェネレータから文字パターンを−スライスづつ計1
    み出す手段と、読み出され次文字パターンを・シリアル
    ドツトに変換してCRTK加えるパラレルシリアル変換
    回路とを臭えたディスプレイ制御装置において、表示拡
    張モードが設定記憶される記憶手段と、核記憶手段によ
    り表示拡張指示がなされてい念とき前記キャラクタジェ
    ネレータより出力される文字のキャラクタパターンの特
    定ドツト情報を文字(行)間スペースに、!f4当する
    ドツト位置に転用する表示拡張手段とを具えるととを特
    徴とするディスプレイ制御装置。 (の 前記表示拡張手段は前記キャラクタジェネレータ
    より出力される文字中1位のキャラクタパターンの特定
    ドツトを前記パラレルシリアル変換回路の行間スペース
    ・文字間スペースに相当するビット位WILK転用する
    ゲート回路を見え、前記記憶手段の出力によシ前記ゲー
    ト回路の開閉を制御するようにし交ことを特徴とする特
    許請求の範囲第1項2載のディスプレイ制$4装置。 (濠 前記茂示拡張手段はCB、T制御部によシ生成さ
    れるスライスアドレス管変換する手段管具え、前記記憶
    手段の出力により表示拡張指示がなされてい念とき、前
    記キャラクタジェネレータの行間スペース・文字間スペ
    ースに相当するスライスアドレスを前記キャラクタジェ
    ネレータの文字のキャラクタパターン位置に相当するス
    ライスアドレスに変損する特許請求の範囲第1項記載の
    ディスプレイ制御装置。
JP57073358A 1982-05-04 1982-05-04 デイスプレイ制御装置 Pending JPS58190980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57073358A JPS58190980A (ja) 1982-05-04 1982-05-04 デイスプレイ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57073358A JPS58190980A (ja) 1982-05-04 1982-05-04 デイスプレイ制御装置

Publications (1)

Publication Number Publication Date
JPS58190980A true JPS58190980A (ja) 1983-11-08

Family

ID=13515861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57073358A Pending JPS58190980A (ja) 1982-05-04 1982-05-04 デイスプレイ制御装置

Country Status (1)

Country Link
JP (1) JPS58190980A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217771A (ja) * 1986-03-19 1987-09-25 Canon Inc メモリ制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217771A (ja) * 1986-03-19 1987-09-25 Canon Inc メモリ制御回路

Similar Documents

Publication Publication Date Title
JPS60189789A (ja) 表示装置
JPS61254980A (ja) 文字フオント転送制御方式
JPS6049391A (ja) ラスタ走査表示システム
JPH0569224B2 (ja)
JPH0141993B2 (ja)
JPH0570832B2 (ja)
JPS58190980A (ja) デイスプレイ制御装置
US5367634A (en) Display method, control circuit for the same and display device
JPH046554B2 (ja)
JPS5816189B2 (ja) 文字パタ−ン発生方式
JPS61156291A (ja) カラ−表示装置
JPS597115B2 (ja) アドレス作成方法
JPS60134284A (ja) 画面反転表示方式
JPS60144789A (ja) 文字図形表示制御装置
JPS5840754B2 (ja) ケイ線表示方式
JPS59105683A (ja) 表示制御装置
JPH0661960B2 (ja) ドツト補間制御装置
JPS61272789A (ja) フレ−ムバツフアメモリのコピ−制御方式
JPH023099A (ja) 表示装置
JPS60155472A (ja) 画像拡大処理方式
JPS62145280A (ja) ビツトマツプデイスプレイにおける表示修飾制御方式
JPS59164594A (ja) 文字表示回路
JPS5967584A (ja) 文字表示装置
JPS6141186A (ja) カラ−デ−タ同時書込み装置
JPS62249188A (ja) キヤラクタデ−タのデイスプレイ方法および装置