JPS5818754A - 命令処理ユニツト - Google Patents

命令処理ユニツト

Info

Publication number
JPS5818754A
JPS5818754A JP57112613A JP11261382A JPS5818754A JP S5818754 A JPS5818754 A JP S5818754A JP 57112613 A JP57112613 A JP 57112613A JP 11261382 A JP11261382 A JP 11261382A JP S5818754 A JPS5818754 A JP S5818754A
Authority
JP
Japan
Prior art keywords
instruction
sequence
field
code
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57112613A
Other languages
English (en)
Other versions
JPH0429093B2 (ja
Inventor
ダニエル・ボンド・マ−チン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5818754A publication Critical patent/JPS5818754A/ja
Publication of JPH0429093B2 publication Critical patent/JPH0429093B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/382—Pipelined decoding, e.g. using predecoding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明はデータ処理システムに係り、さらに詳細に説明
すれば高性能データ処理システム中の面令処哩ユニット
に係る。
〔発明の背景〕
一般に、高性能ディジタル計算機の命令処８１！速匿は
、め竹の先敗り、解読及び夷０を高度にオ−パララグさ
せるような設計手法によって増強するコトカテキル。多
くの場合、最大処理速度は１サイクルろたり１酷令に制
限されるが、これは１サイクル中に高々１命令しか解読
することができないという理由による。大杉の汎用デ１
ジタル計算機の最大処理速度は、絡合を先取りするｑし
カにょって影醤されうる。絡合の先取りとは、これらの
詰合が処理のために必要となる前に該防令を王妃１から
暇出すことを意味する。これらの絡合は、一般に防令バ
ッファと呼ば扛る高速のローカル起重に保持される。こ
れらの防令は必要に応じて防令バッファから詰合レジス
タへ１つずつゲートされ、そこで解読文び主起はアドレ
スの発生のために使用される。解読文びアドレス発生の
後、当該絡合は防合処理の間に実行ユニットによって利
用されるようにオペレーション・レジスタヘゲートされ
る。
１つの命令バッファは４ダブルワード１での、容量を有
してもよい。もし高性能データ処理システムが種々の長
さを督する絡合、たとえば刊行物でぁる＠Ｉ　ＢＭ　　
Ｓｙｓｔｅｍ／３７０　　Ｐｒ１ｎｃｉｐｌｅｓｏｆ　
Ｏｐｅｒａｔｉｏｎｓ−１ＦｏｒｍＡＧＡ２２−７００
０、で定義されている命令について動ｐＨニーするよう
に設計されているならば、４ダブルワードの容量を胃す
る命令バッファはほぼ８＠の命令を保持することができ
る。
任意のフ”ログラム化は弐計算機は予め定義された予定
数の１０グラム命令について機能するように設計きれて
おり、従って予め指定された’ａ罷しか遂行することが
できない。１０グラムはかがる命令セラミｌ利用して作
成される。最終的に成る＠能が遂行されることを１０グ
ラマが望んだとしても、プログラマは利用０Ｔｆ？な命
令七ッｉｆ活用してプログラム命令のシーケンス２作成
しなければならない。このようにしてグログラムが作成
され、そしそ特定の１！！能が頻繁に生ずることが観察
される場合、新しいプログラム命令を定義することが望
ましいでるろう。というのは、このような１つの命令？
解読するだけで、所望のｌ！ｌ！１ｆｆｌが全体として
遂行されることになる゛からである。しかしながら、既
存のデータ処理システムは新しく定義された命令を認識
することができず、従ってその性能を改善することがで
きないのである。箇た仮に新しい命令を認識するように
新しいデータ処理システムが設計されたとしても、μ前
に作成された多αのシステム制御用又は適用業務用１０
グラムは増強された性能の効果を享受できず、従って新
しく定義された命令を利用するように１直さなければな
らない。
前掲の”　ＩＢ　Ｍ　　Ｓｙｓｔｅｍ　／３７０　　Ｐ
ｒ１ｎｃｉｐｌｅｓｏｆ　０ｐｅｒａｔｉＯｎｓ”で定
義された命令は８ビツトのオペレーション（ＵＰ）コー
ド・７１−ルトヲ含み、さらに１６ＩＩｌｉ！の汎用レ
ジスタを指定する他の幾つかの４ビツト・フ１−ルド？
きむ。これらの汎用レジスタは、オペランド・データ、
基底アドレス値又は指標アドレスＩｆｆ！を一時的に保
持するように１０グラムされうる。基底アドレス・レジ
スタ又は指標アドレス・レジスタとして指定された汎用
レジスタは、主起はアドレスを発生又は計算するために
命令解読段階の間に利用される。アドレス発生段階は、
汎用レジスタからの水底アドレス値と、他の汎用レジス
タからの指標アドレス値と、命令に保持された１２ビツ
トの変にアドレス］直との和算を言むことがある。
命令解読と命令実行をオーバラノ１させるように設計さ
れたデータ処理システムでは、成る命令がその実行中に
次の命令のアドレス情報として利用される汎用レジスタ
中のデータを変更するような楊弯には性能が低下する（
これは１アドレス発生１ンタロツク”として知られてい
る）。っ１す、　−最初の命令が天けされてし１５筐で
、次の命令は解読及びアドレス発生段階に進むことがで
きないので、性能が低下するのであるっ 〔発明の概要〕 本発明は命令解読及び命令央ｎをオーバラップさせたデ
ータ処理システムの性能を改善するにあたって、アーキ
テクチャや命令セット、オペレーティング・システム、
コンパ１う又は多数の既存プログラムを変更することを
要しない。即ち、予定の命令シーケンスが演出されると
、該シーケンスの第１命令に置き換わるべき置換命令が
発すされ、かくてデータ処理システムの実行ユニットは
この１つの置換命令に応答して元の命令シーケンスによ
って要求されたすべての＠牝ヲ遂行するようにされる。
命令カウンタは命令バッファから諸命令をアクセスし、
これらの命令を命令バッファへ転きして解読及びアドレ
ス発生のために使用できるようにする。命令シーケンス
検出器は、予定の命令シーケンスの存在を決定するｔめ
に、命令バッファに置かれた隣妥命令のＯＰコード・フ
ィールド及び種々の４ピツト・フィールドを検査する。
こノヨうにして予定の命令シーケンスが検出されると、
置換命令発生器へ旧号が与えられ、かくて該発生器は命
令バッファに置かれた当該命令シーケンスの第１命令を
有効に修旧する。置換命令は”擬似命令″を定義する独
特のＯＰコード・フ１−ル、ドによって識別され、その
ＯＰコードは命令セットのＯＰコードとは異なるように
される。制御記μｓ中の７１クロプログラムによって制
御されるようす夷ケユニツＩｆ有するデータ処理システ
ムでは、擬似命令の央ｄを可能にするために適当な７１
クロコードをこの制−記ｌＫ保持させ、これ全擬似命令
のＯＰコードでアクセスすることにより、元の命令シー
ケンスによって要求されたすべての機能を遂行するよう
に実行ユニットを訓−することができる。。
第１図は、代表的な高性能データ６理システムの主要ユ
ニットラブロック形式で示す。図示の如く、主起ｌはプ
ログラム／データ記は１０をきみ、これはそこから以前
に収１１ｊすれたデータ又は命令の高速アクセスｔ　０
Ｔ　能とするために高速バッファ１１と協働する。命令
数（支）／解読ユニット１２は解読すべき複数の１０ダ
ラム命’７７１ｋｌ！前に取出し且つこれらの命令をバ
ッファするとともに、必要な主起准アドレスを発生して
これを実行ユニット１３へ供給する。実行ユニット１３
は実行すべき各命令を記ｌする之めのオペレーション・
レジスタ１４をきむ。実行ユニット１３の一部である利
一部１５はオペレーション・レジスタ１４に置かれた命
令のＯＰコード・フィールドに応答し、該命令によって
要求された＠能の実行を庁なわしめる。システムのすべ
てのユニットｉ制舞するために制−信号１６が発生され
る。データ又はオペランドは）実行ユニット１３と王妃
慮１０の間でパス１７を介して転送される。米国特許第
４２００９２７号は、第１図に略伝てれているような高
性能データ処理システムを一層詳細に記述している。
この特許で記述された実行ユニット１３は７１クログロ
グラム制一式の制画記慮をよみ、該制ｔｉｌｌ記（支）
は実行すべき命令のＯＰコード・フィールドに応答して
当該命令ヲ火目するためのマ１クロフログラムをアドレ
スする。本発明を実施するためには、米国特許第４２０
０９２７号に記述され７を実行ユニット２変形する必要
がある。たとえば、本発明によって発生されるシステム
／３７０型のＯＰコードに応答するためのマイクロ命令
を保持するように、その制＠ｌ記１ｉを変形すればよい
。
第２図ないし第４図は、命令の元収りが第１図の命令＠
出／解読ユニット１２によって行なわれる如き高性能デ
ータ処理システムで遭遇しうる３樺類の命令バッファリ
ング機購を表わす。
第２図には、米国特許第４２００９２７号に記述されて
いるものと同様の命令バッ７ァリング嘱購が図示されて
いる。図示の如く、命令・（ツファは複数のダブルワー
ド・レジスタ１８ないし２０から成り、該レジスタの各
々はそれぞれ４つの）・−フワード・セクション２１　
’ｆｒＵ；ｔｒ。ＩＢＭシステム／３７０のために定義
され之命令は１ないし６ハーフワードの長さｔ訂し、１
九８ピットのＯＰコード・フィールドは−・−フワード
の境界に置かれていなければならない。命令カウンタ２
２は一連のゲニト２３を順欠に付能比するが、これは次
の鮪会を命令レジスタ２４ヘゲートしてその解読全行な
わしめるとともに、第１図の命令吹出／解読ユニット１
２でアドレス発生を行なわしめるためである。オペレー
ション・レジスタ１４は、第１図の央酊ユニット１５で
諸命分が実行されている間に命令レジスタ１４からの鮪
今ヲ受収る。
酷今の実行及び解読がオーバラッグされているために、
オペレーション・レジスタ１４は実行中の命令を記ｌし
、命令レジスタ２４は命令解読及びアドレス発生段１＠
のための次の麦続除骨を配慮し、命令カウンタ２２は命
令バッファ・レジスタ１８ないし２０の４Ｅなハーフワ
ード・セクション２１から次の命合金ゲートする準Ｊを
行なうために蛸令しンスタ２４中の照性の長さに従って
インクレメントされるのである。命令バッファ・レジス
タ１８ないし２０のいずれかから諸命令が転送されて該
命令バッファ・レジスタが空になると、第１図の照会喉
出／解読ユニット１２は主起は１０へのアクセスを開始
さぞ、かくて諸ダブルワードの命令情報を記ｌバス２５
を介して命令バッファ・レジスタ１８ないし２０ｃＤい
ずれかへロードさせる。
前述の自省バッファリング機購は既存のものであるが、
この＠溝に追ＯＯされる本癒明はシーケンス選択器２６
、面金シーケンス検出器２７及び置換命令発生器２８に
よって表ゎさｒる〇４己はバス２５をＱして命令バッフ
ァ・レジスタ１８ないし２０のいずれかへ諸ダブルワー
ドが転送され、また＠令カウンタ２２の順序づけに従っ
て諸命舎が命令レジスタ２４へ転送される場合、シーケ
ンス選択器２６は一連のゲート２９を順次に付能比する
ことにより、２つの隣接する命令の少くともＯＰコード
を＠Ｉ３０及び３１を介して命令シーケンス検出４２７
へ転送させる。置換照会発生器２８は所与の置換面会の
少くともｏＰコードを、線３６及びシーケンス選択器２
６の制−下にある一連のゲート３４　（ｉｑして、命０
バッファ・レジスタ１８ないし２ｏのいずれかの適旧な
位置へ転送させる。この置換命令は、命令シーケンス演
出器２７によって検出された当該酪省シーケンスの最初
の自會に置き換わる。
諸命貧がオペレーション・レジスタ１４がら４行され、
そして酪金レジスタ２４で解読される場合、命令カウン
タ２２はこの置換命令を命令バッファから命令レジスタ
２４へ転送させ、さらにオペレーションΦレジスタ１４
へと転送させる。オペレーション・レジスタ１４に置か
れたこの置喚命宕を、第１図の実行ユニット１３０制鐸
部１５からアクセスされた適正な７１クログログラムで
実行することにより、面会シーケンス選択器２７によっ
て検出だれた当該命やシーケンスが要求する処のすべて
の機能を遂酊することができる。
第３図には、他の形式の自省バッファリング機購が図示
ざ扛ている。この礪購は配慮バス２５によみ、ざらに第
２図のものと同様に購成された命令バッファ３５を富む
。第２図に図示された複雑なゲート礪購は、所与の＠舎
シーケンスにおける２つ以上の面会を命令シーケンス検
出４２７で検査することＴｈ０ＴＲＵにする。これに対
し、第３図のものは間中ではあるが制限されたシーケン
ス検出＠溝を調えていて、２没の命令レジスタ３６及び
５７中の命令について動作する。即ち、命舎シーケンス
倹田器２７及び置換命令発生器２８は、命やレジスタ３
６及び３７の内容を検査することができるにすぎ゛ない
。予定の２酪當シーケンスが検出される場廿、経＠３８
を介してオペレーション・レジスタ１４へ置換＠分が転
送される。この経絡３８は命令レジスタ３６及び３７の
内容τクリアするためにも開用される。予定の命分シー
ケンス全Ｆｆｌ出しない場廿には、オペレーション・レ
ジスタ１４は面金レジスタ３６の内ｄ全経路３９を倉し
て受暇る。
第３図に図示された２段の命令レジスタ３６及び３７は
ｎ”ｌ［ｉｉｌのルジスタヘー膜化することができるが
、その場片にはスタックとして扱うことができるので、
命令バッファ３５０代わりに使用されることになろう。
第４図にはこのような購成が図示されており、その命令
シーケンス噴出器２７及び置換除骨発生器２８は命令レ
ジスタ４０及び４１に６答し且つ該レジスタに作用する
ように図示されている。前記と同様に、置換命賓を命令
レジスタ４１へ転送すると、命令レジスタ４０がクリア
される。この−膜化され７ｔ＋溝成では、３つ以上の命
令を検査することができる。
欠に、￥ｆ定の例に暴いて本発明の詳細な説明する。１
つの汎用レジスタを必要とするにすぎないようなＩＢＭ
システム／３７０の除骨対、即ちＲＸ杉式の「ロード（
Ｌ）Ｊ砧会及びＲＲ杉式の「ロード・テスト（ＬＴＲ）
　」ｉ分の幻が以下に水ざｎる。
Ｌ　　　　　　　　５、１直３ ＬＴＲ５，５ 一般に、このＭｅ幻は所与のブランチ命令に先行して置
かれるが、これは所与のデータ項目の符号をテストし且
つその内容に応じてブランチｅｈなわしめるためである
。″′１直３＃として表わされたアドレスで臥て主記憶
１０をアドレスする前記の［ロード（Ｌ　）　Ｊ　ｆｆ
ｉ省は、条件コードをセットしない。１だ、ＲＸ杉式の
「ロード・テスト」命令は存在しない。
説明の便宜上、所与の命やバッファがこの砧会シーケン
スを次のように保持するものと仮定する。
÷　１　　　Ｌ　　　　　　４、　（直　１す２　Ａ　
　　４、直２ φ３８Ｔ４、和 す４　Ｌ　　　５、値３ す５　　ＬＴＲ５，５ す６　ＢＣ目標 これらの酪舎は参照を鎚にするためラベルシナ１ないし
す６を与えられており、ま之プログラマによって誓かれ
るような簡略ＯＰコード（友とえば、ＳＴ＝記は）及び
記号による主起ｌアドレス（７′ｃとえば、相）で表わ
δれている。主記憶１０におけるこれらの命令の１メー
ジは、ＯＰコード及びオペランドの位置２表わす処の１
６進デ１ジツトから成る。１６進表記法では、この面会
シーケンスは次のように表わされうる。
ナ１　　５８４０Ａ１２４ す２　　５Ａ７１０Ａ２Ｄ４ す３　　５０４０Ａ１３８ す４　　５８５０Ａ８ＣＣ す５　　１２５５ す６　　４７８０ＡＯＦＯ これらの命令は主起は１０中で次のように直線的に現わ
れる。
−−−５８４０ＡＩ２４５Ａ４ＱＡＺ）４５０４ＱＡ１
３８５８５ＱＡ８ＣＣ１２５５４７８ｎＡＯＦＤ　・・
ΦＩＢＭシステム／３７０のアーキテクチャによれば、
１６進数００ないし３ＦのＯＰコードを胃するすべての
ｆ、？、　＠は２バイト長であり、１６進数４０ないし
７ＦのＯＰコードを仔するナベでの節分は４バ１ト長で
あり、１６進数８０ないしＦＦのＯＰコード？！［する
すべての酪貧は６バ１ト長でめる。酪脅す１が実行中で
ある楊汁、ぞのＭ置は知られている。！た当該８会バッ
ファの内容は個別的な照会イメージへ分解することがで
きる。
これらの命令１メージ會示すために、取下では各ＯＰコ
ードの最初の１６進デ１ジツトに下線が付されている。
一−−５８４０Ａ１２４ｐＡ４ＱＡ２）４５０４［ｌＡ
ｌ３８５８５ＱＡ８０Ｃ１２５５４７ＢＯＡＯＦ１］−
−−第１図の央０ユニット１３が＠舎す１を央汀してい
る間、面会シーケンス演出器２７は命令バッファに保持
されたすべての後続＠舎を検査する。
つまシ、命令シーケンス噴出器２７は「ロード（Ｌ）」
酪貧及び「ロード・テスト（ＬＴＲ）Ｊ命令のｖ日き予
定の命や対のシーケンスが存在するか否かを検査するの
である。また、このような命令幻に遭遇しｔ場合、「ロ
ードＣＬ）Ｊ命令のＲ１フィールドで指定されに汎用レ
ジスタが「ロード・テスト（ＬＴＲ）Ｊ酪貧のＲ１及び
Ｒ２フ１−ルドで指定さ扛た汎用レジスタと同じである
が否かを決定することが必要である。こ往らのテストは
同時に遂行されうる。両テストに合格した楊廿、擬似Ｏ
Ｐコードを有する「ロード・テスト（ＬＴ）Ｊ置換除骨
が、け貧バッファ中の「口〜ド（Ｌ）Ｊｆｆｉ会及び［
ロード・テスト（ＬＴＲ）Ｊｆｉｆｆ分の灯に置き換わ
る。
この置換は次のような幾つかの方法で行うことができる
。
第１方法：「ロード（Ｌ〕」命＠を４バ１ト長の擬似Ｏ
ＰコードＬＴで直きかえ、そして［ロード・テスト（Ｌ
ＴＲ）Ｊｆｆｆ会Ｔｈオール・ゼロのフィールドを有す
る「条件ブランチ（ＢＣＲ）１ｍ省の如き２パ１トのノ
ー・オペレーションｌで置き換える。
第２方法：「ロード〔Ｌ〕」命や全６パ１ト長の擬似Ｏ
ＰコードＬＴで置き換える。
第３方法＝［ロード（Ｌ　）　Ｊ　＠＠ｋ　４バ１ト長
の擬似ＯＰコードＬＴで置キ換え、［ロード・テスｉ　
（Ｌ　Ｔ　Ｒ）　Ｊ　鮪＠’ｒｏｌｌ除するとともに、
当該ギャップの１間隔をつめる″ように命竹バッファの
内容を操作する。
これらの方法のうちどｎを選択Ｔるかは、・・−ドウエ
アの詳細設計を行なう伏術者に任される。
第２方伝は蘭学で、殆んどの状況金取扱うことができる
ばかりか、回路醪成も安師である。このため、は下では
この第２方法を説明する。
以下に示した酪今ストＩＪ−ムの１６進表記の下部には
、記号マスクが付されている。α字ｖ−ラ成るマスクの
１８１Ｓ分は、冷性１メージとマスクの比較が行なわ扛
ることｔ示す。等号に）から成るマスクの部分は、指示
された１６進デ１ジツトの直が電要でないことｋｍす。
このテストは、これらがすべて同じディノットであるか
否かを決定するためのものである。図式的に説明すれば
、このプロセスは矢のように進行する。
雲　Ｌ　背　←　　　・　　・ 第５図は、「ロード・テスト（ＬＴ）Ｊ置換ａ金を作成
するための諸条件を示す論理表示である。
照会シーケンス検出器２７の検査論理はｏＰコード・マ
スク４２及び４３？富み、前者は第１砒貧のｏｐコード
・フ１−ルド４５が１６進呟５８（ロード：　Ｌ）ｋ有
するときＡＮＤ回路４４へ出力信号を供給し、後者は第
２命舎のｏＰコード・フ１−ルド４６が１６進１直１２
（ロード・テスト：ＬＴＲ）を有するときＡＮＤ回路４
４へ出カ河号を供給する。この特定の状況では、一致論
理４７は、第１命令のＲ１フ１−ルド４８と第２＠令の
Ｒ１フ１−ルド４９及びＲ２フ１−ルド５ｏとがすべて
等しいことを決定する。この場合、ＡＮＤ回路４４は出
力旧号５１を供給し、かくて予定の砧省シーケンスが検
出されたことを指示する。この出力ぼ号５１に６答して
、パロード・テスト“発生器５２は擬似ＯＰコードＣ８
ｉ線５６を今して第１酪今のＯＰコード・フ１−ルド４
５へ転送する。この擬似ＯＰコードｃ８が実行のために
解読される場合、これは６ハーフワード長のものとして
検出される。第１図の部分カウンタ２２は３ハーフワー
ド外だけステップされ、かくて命令バッファに元々保持
されていた第２命令の「ロード・テスト（ＬＴＲ）」吊
金の位置をスキッ７７る。
第１図に図示された曳行ユニット１３の７１クロフ゛ロ
グラム弐劃画部１５は適正にフ”ログラムされており、
擬似ＯＰコードＣ８Ｕこの７１クロプログラムをアクセ
スすることができる。この７１クロプログラムは元の「
ロード（Ｌ）」１合によってアドレスされるオペランド
のために主記憶１０をアクセスし、これを汎用レジスタ
÷５に記憶し、符号とサンプルし、そして条件コードを
セットする。峻険の２ステツグは、「ロード・テスト（
ＬＴＲ）Ｊ＋＠’ｄによって元々遂行されていたもので
ある。
本発明が有する処の重要な利点は、種々の命省オーバラ
ツ１方式によっては達成できない。かがる命令オーパン
ツブ方式によって得られる性能は、１アドレス発生１７
タロツク”が生ずることによって低下することになるか
らである。この１７ドレス発生１ンタロツク”が生ずる
のは、所与の命令によって変更されるような汎用レジス
タが後続冷やによって指標又は基底レジスタとして便用
される場合である。本発明は、このような“アドレス発
生インタロック”によっては妨害を受けないっここで注
意すべきは、命やオーパララフ方式と本発明は相いれぬ
ものではなく、両者は同一の１０ｔツサで火砲しうると
いうことである。
”アドレス発生インタロック”の問題は、μ下の代表的
な命＠灯の列に見出される。
ナ１１　　　Ｌ　　　５，４（２，９）引αのアドレス
をピック・アラブナ１２　　Ｌ　　５，０（０，５）引
数の１直をビック・アップこれらの２命令は”ロード開
用”吋と呼ばれるつというのは、命令◆１１は汎用レジ
スタナ５にロードし、そして命やす１２は有効アドレス
を計算するために汎用レジスタナ５を使用するからであ
ろう有効アドレスは、当該命合の変ｆｉ（Ｂ２）フィー
ルドと、ゼロ？除く指標（Ｘ２）フィールドによって指
定され九九用レジスタの内容と、ゼロを除く基底（Ｂ２
）フィールドによって指定された汎用レジスタの内容と
の和である。こｎらの加算は、プロセッサ中の５人力加
算器によって遂行される。オーバラッグされ之命＠天行
と行なうプロセッサでは、酷省す１１及びｌす１２の如
き照会幻は“アドレス発生１７タロツク”による遅延を
こうむる。汎用レンスタナ５は、０口算器が８舎す１２
のためのアドレス計算？遂行しうる前に、有効でなけれ
ばならない。命令す１１及びす１２のたメニ示された前
記の直については、命令す１２の変ｔＸｆ、（Ｂ２）フ
ィールド及び指標〔Ｘ２〕フ１−ルドがともにゼロであ
るという理由で、有効アドレスはｆｆ？ｉ分す１１によ
って取出されるワードと同じになる。第２の「ロード（
Ｌ　）　Ｊ　命令における基底アドレスのために１吏用
される汎用レジスタは、該アドレスが指標（Ｘ２）フィ
ールド又は変位（Ｂ２）７１−ルドによって修旧されな
ければ、第１の「ロード（Ｌ）」ｆｆ、省によってロー
ドされる汎用レジスタと同じものである。命令シーケン
ス検出器２７はこのような状況を検出し、これを有利に
使用することができる。ともに「ロード（Ｌ）」命令で
ある６ｆｉ舎す１１及びφ１２の幻は、置換＠分の擬似
ＯＰコード「＠綴ロート・」によって置換される。この
擬似ＯＰコードは実行ユニット１６の制両部１５から７
１クロプログラムをアクセスし、かくて第１図の高速バ
ッファ１１に２重覗出しを行なわしめる。即ち、第１の
「ロード（Ｌ）」翁今によってアドレスされた第１ワー
ド？＠出し、そしてこのワード金弟２の「ロード（Ｌ　
）　Ｊ　ｆｒ？；今によって要求された第２暇出しのア
ドレスとして直ちに使用するのである。
第６図はかかる機能の論理を示し、これは「間接ロード
」を指示する処の擬似ＯＰコードを有する置換命令を作
成するためのものである。第１の「ロード（Ｌ）」命令
のＯＰコード・フィールド５４は、該命令のＲ１フ１−
ルド５５によって指定され之汎用レジスタが上記（支）
アドレスからのオペランドを受取ることｋｒｒ＜すつこ
の王妃ｌアドレスは、Ｂ２フ（−／リド５６によって指
定された汎用レジスタの内容と１．Ｘ２）１−ルド５７
によつて指定された汎用レジスタの内容と、Ｂ２フィー
ルド５８とｆｒｂｎｌｔすることによって発生される。
第２の「ロード（Ｌ）」防合のＯＰコード・フィールド
５９は、Ｒ１フ１−ルド６０によって指定された汎用レ
ジスタが主起はアドレスからのオペランド金受叡ること
？示す。この主起はアドレスは、Ｘ２フ１−ルド６１に
よって指定された汎用レジスタの内容と、Ｂ２フ１−ル
ド６２によって指定された汎用レジスタの内容と、Ｄ２
フ１−ルド６３とｋｔＪｌ］算することによって発生さ
れる。
命やシーケンス検出器２７の検査論理は、シーケンスを
なす第１及び第２の「ロード（Ｌ）」命令を検出するた
めのＯＰコード・マスク６４及び６５をきむ。「間接ロ
ード」シーケンスを検出するための他の条件はゼロ検出
論理６６によって与えられ、該論理は第２の「ロード（
Ｌ）」命令に対するアドレス発生段階がＢ２フィールド
６２によって指定された汎用レジスタの内容（基底アド
レス）だけを必要とするということを決定する。
Ｍｌの÷件は一致論理６７によって与えられ、該論理は
フィールド５５．６０及び６２によって指定された汎用
レジスタが同じであるということ全決定する。これらの
すべての条件が満足されｔ場合、ＡＮＤ回路６８は用力
漕号６９を供給することにより、予定シーケンスの８会
が検出されたことを示す。この出力信号６９に応答して
、゛間凝ロード発生器７０は擬似ｏＰコード金線７１を
介してＯＰコード・フィールド５４へ転送し、かくて置
換命令である「間接ロード」命令１に作成する。即ち、
「間原ロード」ｆｔＪ令の擬似ｏＰコードが第１の「ロ
ード（Ｌ）」命令のｏＰコード・フィールド５４へ転送
すれるのである。
ＩＢＭシステム／３７０の命令形式は、４ハーフワード
の命令形式？指定するよりなｏＰコードを含んでいない
。従って、置換命令である「間接ロード」命令の擬似ｏ
Ｐコードは２ハーフワードの酷骨ヲ指示するように符号
化されるので、命令カウンタ２２は第２の「ロード（Ｌ
〕」命令のＯＰコード・フィールド５９をアクセスすべ
く２ハ一フワード分だけ１ンクレメ゛ントされる。まえ
、第２の「ロード（Ｌ）Ｊｆｆｆｆ令の実行を防止する
ため、置換詰合発生器２８は１条件ブランチ”発生器７
２を含み、該手段は出力旧号６９に応答して第２のロー
ド品省に対する置換絡合を線７３を介して転送する。望
まれる帖果は、実行ユニット１６によっていかなる＠ｑ
目も遂行さ扛ないように“ノー・オペレーション＃を指
示することである。
ＩＢＭシステム／６７ｏの「条件ブランチ（ＢＣＲ）Ｊ
命令に１６進数００（オール・ゼロ）のマスクを与える
と、これはシステム／６７０のすべてのプロセッサによ
ってノー・オペレーション除骨として解釈される。かく
て、第２の「ロード（Ｌ　）　Ｊ　命令はこのような「
条件ブランチ（ＢＣＲ）　Ｊ命令によって置換される。
ここで）次のよりな命令対について考えることにする。
＄２１　　　　Ｌ　　　　５，６（７，８）　　目標の
アドレスをピック・アツフ。
＄２２　　　ＢＣＲＦ、５　　　　　目標への無条件ブ
ランチこの除今幻は前記の命省吋す１１及び÷１２の幻
に似ている。この命令対も筐た“アドレス発生１７タロ
ツク”による遅延をこうむる。「条件ブランチ（ＢＣＲ
）Ｊ命令である命令÷２２はアドレス計算を行なわない
けれども、該命令は汎用レジスタナ５が有効になる１で
第１図の高速バッファ１１へ収出要求を送ることができ
ない。また、この６６のマスクは′Ｆ”（オール１）で
あるから、ＩＩＶＣブランチが行なわれる。命令収出し
は、条件コードとは関係なく、「ロード（Ｌ〕」冷性で
ある冷令す２１によって取出され九アドレスについて行
なわれる。これは前記しｔ間接アドレッシングの変形で
ある。命令シーケンス検出器２７はこの状況を認識し、
傘令す２１及びす２２の幻ｅ擬似ｏｐコード「ロード・
ブランチ」で置換する。つまり、第１の［ロード（Ｌ］
」命令によってアクセスされたデータは直ちに新しい命
令をアクセスするための主起１アドレスとして開用され
、そして第１図の命令カウンタ２２に記はされるのであ
る。
第７図は命令シーケンス検出器２７の論理を承す。この
論理は予定シーケンスの命令を検出し、「ロード・ブラ
ンチ」置換命脅乞指示する擬似ＯＰコードを発生し、こ
れを＠７４を介して該シーケンス中にある第１の［ロー
ド（Ｌ）Ｊ＃ＯのＯＰコード・フ１−ルド７５へ転送す
る。ＡＮＤ回路７６Ｆｉ、出力Ｈ号７７を供給して６０
−ド・ブランチ”発生器７８を付能比する。ＡＮＤ回路
７６は、ＯＰコード・マスク７９及び８ｏ１「条件ブ、
ｙンチ（ＢＣＲ）Ｊｍ令のマスク・フ１−ルド８２が１
６進数Ｆ（オール１）であることｋｒｓすマスク論理８
１、汎用レジスタを指定するＲ１フ１−ルド８４及びＲ
２フ１−ルド８５が等しいことを示す一致論理８３から
の出力をそれぞれ受喉る。
前記した３種類の自合シーケンスは過去に磐かれた７ｏ
グラムで出現する頻度が高いものであシ、そして前述の
論理はこれらの除骨シーケンスを命令バッファ＠購内で
検出するのに適している。前記命令シーケンスのいずれ
かが出現したときに出力信号を発生し、これに応じて当
該シーケンスの第１命令に対する置換命令を発生してそ
の実行を開始することにより、μ前には当該命令シーケ
ンスの全体で達成されていた機能を１つの命令だけで行
なうことができる。もちろん、出現頻度の高い池の命令
シーケンスもありうるが、これらの命令シーケンスを前
記と同様の論理で検査して他の置換・命令を作成しうる
ことは当業者にとっては明らかであろう。このことは３
μ上の命令から成るシーケンスについても同様である。
【図面の簡単な説明】
第１図はデータ処＠システムの主要１！！ｔｉｃユニツ
トを示すブロック図、第２図は暁存の命令バッファ＠溝
に設けられた本発明の命令シーケンス噴出器及び置換命
令発生器の陸続様式を示すブロック図、第５図は他の形
式の命令バッファ＠酵に設けられた本発明の命令シーケ
ンス演出器及び置換命令発生器の接続様式を示すブロッ
ク図、第４図は他の形式の命令バッファ＠溝に設けられ
た本発明の命令シーケンス険１１５５及び置換命令発生
器の接続様式を示すブロック図、第５図は予定の命令シ
ーケンスを険（支）して「ロード・テスト」置換命令を
発生するような本発明の命令シーケンス検出４の倫理を
示すブロック図、第６図は他の予定の命令シーケンスを
＠出して「間接ロード」置換命令を発生するような本発
明の命令シーケンス演出器の論理を示すブロック図、第
７図は他の予定の命令シーケンスを検出して「ロード・
ブランチ」置換命令を発生するような本発明の命令シー
ケンス演出器の論理を示すブロック図である。 １ｏ・・・・グログラム／データ記は、１１・・・°高
速バッファ、１２・・・・命令＠出／解読ユニット、１
６・・・・実行ユニット、１４・・・・オペレーション
・レジスタ、１５・・・・制到部、１８〜２０・・・・
命令バッファ・レジスタ、２２・・・・命令カウンタ、
２４・・・・命令レジスタ、２５・・・・記ババス、２
６・・・・シーケンス選択器、２７・・・・命令シーケ
ンス選択器出器、２８・・・・置換命令発生器。

Claims (3)

    【特許請求の範囲】
  1. （１）上記ばから取出された俟数の岐舎を記１意する６
    δ今バツフア′ｆｉ１″よみ、実行ユニットへ部会を順
    欠に転送してその実行を行わしめるデータ処理システム
    における岐合処理ユニットであって：前記鮪令バッファ
    へ妥続され、該命令バッファにｄ己はされたｎ１固の順
    欠翁箭のフ１−ルドをそれぞれ検査するための手段を言
    む絡合シーケンス検出手段と、 前記検査手段へ接続され、該倹肴手段に応答して前記ｎ
    個の順次砧金が予定の鮪令シーケンスに該当することト
    示す出力１号を供給するための匿号手段と、 前記Ｍ号手段へ接続され、該洒号手段からの前記出力は
    号に応答して前記ｎ個の順次命令の代わりに置換鮪令を
    前記実行ユニットへ転送するための置換ｄｈ令発生手段
    とを備えてなる面舎処理ユニッ　ト。
  2. （２）＃記倹査手段は前記翁令ノ（ソファに置かれたｎ
    ＝２１向のＩＩＩＡ次岐ヤのオペレーション・コード・
    ）１−ルドをそれぞれ検査するように接続されている特
    許請求の範囲第（１）項記載の鮪令処理ユニット。
  3. （３）＠記倹査手段は前記Ｉ幀欠岐会の汎用レジスタ指
    定７１−ルドをそれぞれ検査するように淡続されている
    特許請求の範囲第（２）項記載の品令処１里ユニット。
JP57112613A 1981-07-27 1982-07-01 命令処理ユニツト Granted JPS5818754A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/287,342 US4439828A (en) 1981-07-27 1981-07-27 Instruction substitution mechanism in an instruction handling unit of a data processing system
US287342 1981-07-27

Publications (2)

Publication Number Publication Date
JPS5818754A true JPS5818754A (ja) 1983-02-03
JPH0429093B2 JPH0429093B2 (ja) 1992-05-18

Family

ID=23102483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57112613A Granted JPS5818754A (ja) 1981-07-27 1982-07-01 命令処理ユニツト

Country Status (4)

Country Link
US (1) US4439828A (ja)
EP (1) EP0071028B1 (ja)
JP (1) JPS5818754A (ja)
DE (1) DE3270743D1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61283930A (ja) * 1985-06-10 1986-12-13 Nec Corp 情報処理装置
JPS62288940A (ja) * 1986-06-06 1987-12-15 Nec Corp 情報処理装置
JPS63178333A (ja) * 1987-01-20 1988-07-22 Nec Corp 命令処理方式
JPS63178334A (ja) * 1987-01-20 1988-07-22 Nec Corp 命令処理方式
JPS6482131A (en) * 1987-09-24 1989-03-28 Mitsubishi Electric Corp Data processor
US5553954A (en) * 1993-11-10 1996-09-10 Citizen Watch Co., Ltd. Printer
JP2001502448A (ja) * 1996-03-18 2001-02-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｘ８６・ｄｓｐコアを有しかつｘ８６命令をｄｓｐ命令へマッピングするｄｓｐファンクションデコーダを備える中央処理装置
JP2005353105A (ja) * 1999-04-30 2005-12-22 Renesas Technology Corp データ処理装置及びマイクロコンピュータ
JP2007141246A (ja) * 2005-11-22 2007-06-07 Intel Corp ベクトルマスク設定技術

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848146A (ja) * 1981-09-18 1983-03-22 Toshiba Corp 命令先取り方式
US4538223A (en) * 1982-09-29 1985-08-27 Microdata Corporation Computer operand address computation
US4594655A (en) * 1983-03-14 1986-06-10 International Business Machines Corporation (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions
US4569048A (en) * 1983-09-19 1986-02-04 Genrad, Inc. Method and apparatus for memory overlay
JPH0830971B2 (ja) * 1984-03-26 1996-03-27 株式会社日立製作所 プログラマブルコントローラ
US4868735A (en) * 1984-05-08 1989-09-19 Advanced Micro Devices, Inc. Interruptible structured microprogrammed sixteen-bit address sequence controller
US4984151A (en) * 1985-03-01 1991-01-08 Advanced Micro Devices, Inc. Flexible, next-address generation microprogram sequencer
US4761731A (en) * 1985-08-14 1988-08-02 Control Data Corporation Look-ahead instruction fetch control for a cache memory
US4819165A (en) * 1987-03-27 1989-04-04 Tandem Computers Incorporated System for performing group relative addressing
US5226127A (en) * 1989-04-07 1993-07-06 Intel Corporation Method and apparatus providing for conditional execution speed-up in a computer system through substitution of a null instruction for a synchronization instruction under predetermined conditions
GB2230119B (en) * 1989-04-07 1993-04-21 Intel Corp Conditional execution speed-up on synchronizing instructions
CA2016068C (en) * 1989-05-24 2000-04-04 Robert W. Horst Multiple instruction issue computer architecture
JP2901081B2 (ja) * 1989-12-19 1999-06-02 株式会社日立製作所 Ｏｓｉディレクトリの非葉エントリの名称変更方法
US5185868A (en) * 1990-01-16 1993-02-09 Advanced Micro Devices, Inc. Apparatus having hierarchically arranged decoders concurrently decoding instructions and shifting instructions not ready for execution to vacant decoders higher in the hierarchy
US5301341A (en) * 1990-11-28 1994-04-05 International Business Machines Corporation Overflow determination for three-operand alus in a scalable compound instruction set machine which compounds two arithmetic instructions
EP0478731A4 (en) * 1990-04-04 1993-09-22 International Business Machines Corporation Early scism alu status determination apparatus
CA2037708C (en) * 1990-05-04 1998-01-20 Richard J. Eickemeyer General purpose compound apparatus for instruction-level parallel processors
US5197135A (en) * 1990-06-26 1993-03-23 International Business Machines Corporation Memory management for scalable compound instruction set machines with in-memory compounding
US5214763A (en) * 1990-05-10 1993-05-25 International Business Machines Corporation Digital computer system capable of processing two or more instructions in parallel and having a coche and instruction compounding mechanism
US5295249A (en) * 1990-05-04 1994-03-15 International Business Machines Corporation Compounding preprocessor for cache for identifying multiple instructions which may be executed in parallel
US5448746A (en) * 1990-05-04 1995-09-05 International Business Machines Corporation System for comounding instructions in a byte stream prior to fetching and identifying the instructions for execution
JPH0679273B2 (ja) * 1990-05-04 1994-10-05 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン データ処理装置
US5303356A (en) * 1990-05-04 1994-04-12 International Business Machines Corporation System for issuing instructions for parallel execution subsequent to branch into a group of member instructions with compoundability in dictation tag
ATE146611T1 (de) * 1990-05-04 1997-01-15 Ibm Maschinenarchitektur für skalaren verbundbefehlssatz
CA2038264C (en) * 1990-06-26 1995-06-27 Richard James Eickemeyer In-memory preprocessor for a scalable compound instruction set machine processor
US5537552A (en) * 1990-11-27 1996-07-16 Canon Kabushiki Kaisha Apparatus for selectively comparing pointers to detect full or empty status of a circular buffer area in an input/output (I/O) buffer
EP0498067A2 (en) * 1991-02-08 1992-08-12 International Business Machines Corporation Microcode generation for a scalable compound instruction set machine
US5359718A (en) * 1991-03-29 1994-10-25 International Business Machines Corporation Early scalable instruction set machine alu status prediction apparatus
JP2922723B2 (ja) * 1992-06-29 1999-07-26 キヤノン株式会社 情報処理装置
US5337415A (en) * 1992-12-04 1994-08-09 Hewlett-Packard Company Predecoding instructions for supercalar dependency indicating simultaneous execution for increased operating frequency
US5566324A (en) * 1992-12-24 1996-10-15 Ncr Corporation Computer apparatus including a main memory prefetch cache and method of operation thereof
US5925125A (en) * 1993-06-24 1999-07-20 International Business Machines Corporation Apparatus and method for pre-verifying a computer instruction set to prevent the initiation of the execution of undefined instructions
AU7673894A (en) * 1993-08-26 1995-03-21 Electronic Arts, Inc. Data transfer accelerating apparatus and method
US5659722A (en) * 1994-04-28 1997-08-19 International Business Machines Corporation Multiple condition code branching system in a multi-processor environment
JPH07302200A (ja) * 1994-04-28 1995-11-14 Hewlett Packard Co <Hp> 順次付けロード動作および順序付け記憶動作を強制する命令を有するコンピュータのロード命令方法。
DE69423206T2 (de) * 1994-04-28 2000-09-07 Hewlett Packard Co Rechnervorrichtung mit Mitteln zum Erzwingen der Ausführung von Befehlen in regelmässiger Folge
US5860155A (en) * 1995-11-16 1999-01-12 Utek Semiconductor Corporation Instruction decoding mechanism for reducing execution time by earlier detection and replacement of indirect addresses with direct addresses
US5930490A (en) * 1996-01-02 1999-07-27 Advanced Micro Devices, Inc. Microprocessor configured to switch instruction sets upon detection of a plurality of consecutive instructions
JP3634379B2 (ja) * 1996-01-24 2005-03-30 サン・マイクロシステムズ・インコーポレイテッド スタックキャッシングのための方法及び装置
JP3801643B2 (ja) * 1996-01-24 2006-07-26 サン・マイクロシステムズ・インコーポレイテッド スタックを用いる演算マシンのための命令フォールディング処理
US5829031A (en) * 1996-02-23 1998-10-27 Advanced Micro Devices, Inc. Microprocessor configured to detect a group of instructions and to perform a specific function upon detection
US6032247A (en) * 1996-03-18 2000-02-29 Advanced Micro Devices, Incs. Central processing unit including APX and DSP cores which receives and processes APX and DSP instructions
US5790824A (en) * 1996-03-18 1998-08-04 Advanced Micro Devices, Inc. Central processing unit including a DSP function preprocessor which scans instruction sequences for DSP functions
US5754878A (en) * 1996-03-18 1998-05-19 Advanced Micro Devices, Inc. CPU with DSP function preprocessor having pattern recognition detector that uses table for translating instruction sequences intended to perform DSP function into DSP macros
US5784640A (en) * 1996-03-18 1998-07-21 Advanced Micro Devices, Inc. CPU with DSP function preprocessor having look-up table for translating instruction sequences intended to perform DSP function into DSP macros
US6085314A (en) * 1996-03-18 2000-07-04 Advnced Micro Devices, Inc. Central processing unit including APX and DSP cores and including selectable APX and DSP execution modes
US5781792A (en) * 1996-03-18 1998-07-14 Advanced Micro Devices, Inc. CPU with DSP having decoder that detects and converts instruction sequences intended to perform DSP function into DSP function identifier
US6711667B1 (en) * 1996-06-28 2004-03-23 Legerity, Inc. Microprocessor configured to translate instructions from one instruction set to another, and to store the translated instructions
US5790843A (en) * 1996-09-19 1998-08-04 International Business Machines Corporation System for modifying microprocessor operations independently of the execution unit upon detection of preselected opcodes
US6546479B1 (en) 1998-02-10 2003-04-08 Koninklijke Philips Electronics N.V. Reduced instruction fetch latency in a system including a pipelined processor
US6237086B1 (en) * 1998-04-22 2001-05-22 Sun Microsystems, Inc. 1 Method to prevent pipeline stalls in superscalar stack based computing systems
US6681319B1 (en) * 1998-10-06 2004-01-20 Texas Instruments Incorporated Dual access instruction and compound memory access instruction with compatible address fields
EP0992892B1 (en) * 1998-10-06 2015-12-02 Texas Instruments Inc. Compound memory access instructions
DE19846676C1 (de) * 1998-10-09 2000-03-02 Siemens Ag Verfahren zur Absicherung von Einsprungsadressen
GB2344907A (en) 1998-12-19 2000-06-21 Int Computers Ltd Instruction translation and execution mechanism
US6604188B1 (en) 1999-10-20 2003-08-05 Transmeta Corporation Pipeline replay support for multi-cycle operations wherein all VLIW instructions are flushed upon detection of a multi-cycle atom operation in a VLIW instruction
US6728865B1 (en) 1999-10-20 2004-04-27 Transmeta Corporation Pipeline replay support for unaligned memory operations
US7418580B1 (en) * 1999-12-02 2008-08-26 International Business Machines Corporation Dynamic object-level code transaction for improved performance of a computer
US6513110B1 (en) * 1999-12-15 2003-01-28 Transmeta Corporation Check instruction and method
US6766442B1 (en) 2000-03-30 2004-07-20 International Business Machines Corporation Processor and method that predict condition register-dependent conditional branch instructions utilizing a potentially stale condition register value
US6678820B1 (en) * 2000-03-30 2004-01-13 International Business Machines Corporation Processor and method for separately predicting conditional branches dependent on lock acquisition
US6658558B1 (en) 2000-03-30 2003-12-02 International Business Machines Corporation Branch prediction circuit selector with instruction context related condition type determining
US7082516B1 (en) 2000-09-28 2006-07-25 Intel Corporation Aligning instructions using a variable width alignment engine having an intelligent buffer refill mechanism
US7873814B1 (en) * 2000-12-22 2011-01-18 Lsi Corporation Microcode based hardware translator to support a multitude of processors
US6775892B2 (en) * 2000-12-22 2004-08-17 Diebolt International, Inc. Retaining ring installation tool
US6990610B2 (en) * 2002-05-15 2006-01-24 Hewlett-Packard Development Company, L.P. Combining commands to form a test command
US20060294443A1 (en) * 2005-06-03 2006-12-28 Khaled Fekih-Romdhane On-chip address generation
US7502029B2 (en) * 2006-01-17 2009-03-10 Silicon Integrated Systems Corp. Instruction folding mechanism, method for performing the same and pixel processing system employing the same
US8296849B2 (en) * 2006-10-31 2012-10-23 Hewlett-Packard Development Company, L.P. Method and apparatus for removing homogeneity from execution environment of computing system
US20080115217A1 (en) * 2006-10-31 2008-05-15 Hewlett-Packard Development Company, L.P. Method and apparatus for protection of a computer system from malicious code attacks
KR20100069695A (ko) * 2007-09-19 2010-06-24 케이피아이티 커민즈 인포시스템즈 엘티디. 반자동 소프트웨어 마이그레이션을 위해 플러그-앤-플레이 하드웨어 컴포넌트들을 동작시키는 메커니즘
KR100892677B1 (ko) * 2007-10-09 2009-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 프리 페치 회로 및 그 제어 방법
US8725992B2 (en) 2008-02-01 2014-05-13 International Business Machines Corporation Programming language exposing idiom calls to a programming idiom accelerator
US8788795B2 (en) * 2008-02-01 2014-07-22 International Business Machines Corporation Programming idiom accelerator to examine pre-fetched instruction streams for multiple processors
US8880853B2 (en) * 2008-02-01 2014-11-04 International Business Machines Corporation CAM-based wake-and-go snooping engine for waking a thread put to sleep for spinning on a target address lock
US8732683B2 (en) * 2008-02-01 2014-05-20 International Business Machines Corporation Compiler providing idiom to idiom accelerator
GB2457303A (en) * 2008-02-11 2009-08-12 Linear Algebra Technologies Randomly accessing elements of compressed matrix data by calculating offsets from non-zero values of a bitmap
US7502918B1 (en) * 2008-03-28 2009-03-10 International Business Machines Corporation Method and system for data dependent performance increment and power reduction
US8886919B2 (en) * 2009-04-16 2014-11-11 International Business Machines Corporation Remote update programming idiom accelerator with allocated processor resources
JP5311491B2 (ja) * 2009-11-17 2013-10-09 Ｎｅｃシステムテクノロジー株式会社 グラフィクス頂点処理装置およびグラフィクス頂点処理方法
US8850166B2 (en) * 2010-02-18 2014-09-30 International Business Machines Corporation Load pair disjoint facility and instruction therefore
US8713292B2 (en) * 2011-02-07 2014-04-29 Arm Limited Reducing energy and increasing speed by an instruction substituting subsequent instructions with specific function instruction
WO2012144374A1 (ja) * 2011-04-21 2012-10-26 ルネサスエレクトロニクス株式会社 データプロセッサ
US9280348B2 (en) 2012-03-28 2016-03-08 International Business Machines Corporation Decode time instruction optimization for load reserve and store conditional sequences
US9563424B2 (en) * 2012-08-17 2017-02-07 Google Inc. Native code instruction selection
US9256427B2 (en) 2012-12-11 2016-02-09 International Business Machines Corporation Tracking multiple conditions in a general purpose register and instruction therefor
GB2515020A (en) * 2013-06-10 2014-12-17 Advanced Risc Mach Ltd Operand generation in at least one processing pipeline
US20190163492A1 (en) * 2017-11-28 2019-05-30 International Business Machines Corporation Employing a stack accelerator for stack-type accesses

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51853A (ja) * 1974-06-21 1976-01-07 Hitachi Ltd Deetashorishisutemuno meireigoseisochi
JPS5211842A (en) * 1975-07-18 1977-01-29 Hitachi Ltd Data processing equipment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3345615A (en) * 1965-03-16 1967-10-03 Teletype Corp Sequence detection circuit
US4155120A (en) * 1977-12-01 1979-05-15 Burroughs Corporation Apparatus and method for controlling microinstruction sequencing by selectively inhibiting microinstruction execution
US4200927A (en) * 1978-01-03 1980-04-29 International Business Machines Corporation Multi-instruction stream branch processing mechanism
US4295193A (en) * 1979-06-29 1981-10-13 International Business Machines Corporation Machine for multiple instruction execution

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51853A (ja) * 1974-06-21 1976-01-07 Hitachi Ltd Deetashorishisutemuno meireigoseisochi
JPS5211842A (en) * 1975-07-18 1977-01-29 Hitachi Ltd Data processing equipment

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61283930A (ja) * 1985-06-10 1986-12-13 Nec Corp 情報処理装置
JPS62288940A (ja) * 1986-06-06 1987-12-15 Nec Corp 情報処理装置
JPH0559451B2 (ja) * 1986-06-06 1993-08-31 Nippon Electric Co
JPS63178333A (ja) * 1987-01-20 1988-07-22 Nec Corp 命令処理方式
JPS63178334A (ja) * 1987-01-20 1988-07-22 Nec Corp 命令処理方式
JPS6482131A (en) * 1987-09-24 1989-03-28 Mitsubishi Electric Corp Data processor
US5553954A (en) * 1993-11-10 1996-09-10 Citizen Watch Co., Ltd. Printer
JP2001502448A (ja) * 1996-03-18 2001-02-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｘ８６・ｄｓｐコアを有しかつｘ８６命令をｄｓｐ命令へマッピングするｄｓｐファンクションデコーダを備える中央処理装置
JP2005353105A (ja) * 1999-04-30 2005-12-22 Renesas Technology Corp データ処理装置及びマイクロコンピュータ
JP2007141246A (ja) * 2005-11-22 2007-06-07 Intel Corp ベクトルマスク設定技術
JP2012142021A (ja) * 2005-11-22 2012-07-26 Intel Corp ベクトルマスク設定技術
US9436468B2 (en) 2005-11-22 2016-09-06 Intel Corporation Technique for setting a vector mask

Also Published As

Publication number Publication date
EP0071028A2 (en) 1983-02-09
US4439828A (en) 1984-03-27
EP0071028B1 (en) 1986-04-23
JPH0429093B2 (ja) 1992-05-18
EP0071028A3 (en) 1983-04-06
DE3270743D1 (en) 1986-05-28

Similar Documents

Publication Publication Date Title
JPS5818754A (ja) 命令処理ユニツト
US4916652A (en) Dynamic multiple instruction stream multiple data multiple pipeline apparatus for floating-point single instruction stream single data architectures
US5408626A (en) One clock address pipelining in segmentation unit
US4200927A (en) Multi-instruction stream branch processing mechanism
JP2864421B2 (ja) 命令の多機能ユニットへの同時ディスパッチのための方法及び装置
US4476525A (en) Pipeline-controlled data processing system capable of performing a plurality of instructions simultaneously
EP0106670A2 (en) CPU with multiple execution units
KR100346515B1 (ko) 수퍼파이프라인된수퍼스칼라프로세서를위한임시파이프라인레지스터파일
JPH026090B2 (ja)
JPH04296937A (ja) ハードウエアデータストリング演算コントローラ及び主記憶ストリング動作を行わせる方法
JPH0283735A (ja) 命令先取り装置
JPS6029126B2 (ja) デ−タ処理装置
JPS60151761A (ja) １０進演算用に連続したデ−タ装置をアクセスするためのニブルおよびワ−ド・アドレス指定可能なメモリ−
CA1180455A (en) Pipelined microprocessor with double bus architecture
JPH07504520A (ja) 仮想アドレス能力が保持され、パイプライン命令ユニットと実効アドレス計算ユニットとを有するｃｐｕ
JPS5991546A (ja) 中央処理装置
JP3004108B2 (ja) 情報処理装置
JPS58189739A (ja) デ−タ処理システム
US4747044A (en) Direct execution of software on microprogrammable hardware
EP0354585B1 (en) Instruction pipeline microprocessor
JPH03286332A (ja) デジタルデータ処理装置
JPH0743648B2 (ja) 情報処理装置
KR900010587A (ko) 생산라인의 고성능 명령어 실행방법 및 장치
US4451883A (en) Bus sourcing and shifter control of a central processing unit
EP0376258A2 (en) Control system for fetching an instruction