JPS63178334A - 命令処理方式 - Google Patents
命令処理方式Info
- Publication number
- JPS63178334A JPS63178334A JP913887A JP913887A JPS63178334A JP S63178334 A JPS63178334 A JP S63178334A JP 913887 A JP913887 A JP 913887A JP 913887 A JP913887 A JP 913887A JP S63178334 A JPS63178334 A JP S63178334A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- word
- microinstruction
- decoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title abstract description 8
- 238000003672 processing method Methods 0.000 claims description 4
- 230000010365 information processing Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 2
- 241000282994 Cervidae Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は命令処理方式に関し、特に利用者によって新し
く追加された命令をデコードする際の命令処理方式に関
する。
く追加された命令をデコードする際の命令処理方式に関
する。
従来新しく追加された命令の後処理として、新しく追加
された命令の実行後、その次の命令をファームウェアで
ロードする処理が行なわれている。
された命令の実行後、その次の命令をファームウェアで
ロードする処理が行なわれている。
上述した従来の技術では、新しく追加された命令を実行
する度に、その次の命令のロードをファームウェアで起
動しなければならず、全体から見ればその分処理が遅く
なシ性能ダウンにつながるという問題点がある。
する度に、その次の命令のロードをファームウェアで起
動しなければならず、全体から見ればその分処理が遅く
なシ性能ダウンにつながるという問題点がある。
本発明は従来のもののこのような問題点を解決しようと
するもので、追加された命令が実行中。
するもので、追加された命令が実行中。
次の命令のデコードが行なわれ、追加された命令の実行
後、直ちに次の命令の実行に移ることを可能にすること
を目的とするものである。
後、直ちに次の命令の実行に移ることを可能にすること
を目的とするものである。
本発明によると、全体としては命令先取シレジスタと、
現在デコード中の命令を保持する命令レジスタと、現在
実行中の命令を格納する命令データレジスタと、前記命
令先取シレジスタと前記命令レジスタの間に位置する命
令デコード部とから構成され、而してその内部には命令
レジスタの最上位1ワードを命令データレジスタに転送
する第コード部に設けられ次にデコードされる命令が特
別に定義された命令(以後命令Iと略す。)であること
が認識されたときアクティブになるような認識手段と、
該認識手段がアクティブのときは現在実行中の命令長指
定として1ワードを出力する手段とを有し、これによシ
前記命令先取シレジスタに取込まれた特別に定義された
命令Iを前記第1のマイクロ命令Mを実行することによ
シ前記命令レジスタを通して順次1ワードずつ前記命令
データレジスタに転送しファームウェアによってデコー
ドを行なうマイクロプログラミング方式の情報処理装置
において、前記認識手段をリセットする第2のマイクロ
命令手段を設け、前記命令lの実行中に前記命令■の次
の命令をデコード可能にし、前記命令■の実行終了後に
前記命令■の次の命令をロードすることを省略できるよ
うにしたことを特徴とする命令処理方式が得られる。
現在デコード中の命令を保持する命令レジスタと、現在
実行中の命令を格納する命令データレジスタと、前記命
令先取シレジスタと前記命令レジスタの間に位置する命
令デコード部とから構成され、而してその内部には命令
レジスタの最上位1ワードを命令データレジスタに転送
する第コード部に設けられ次にデコードされる命令が特
別に定義された命令(以後命令Iと略す。)であること
が認識されたときアクティブになるような認識手段と、
該認識手段がアクティブのときは現在実行中の命令長指
定として1ワードを出力する手段とを有し、これによシ
前記命令先取シレジスタに取込まれた特別に定義された
命令Iを前記第1のマイクロ命令Mを実行することによ
シ前記命令レジスタを通して順次1ワードずつ前記命令
データレジスタに転送しファームウェアによってデコー
ドを行なうマイクロプログラミング方式の情報処理装置
において、前記認識手段をリセットする第2のマイクロ
命令手段を設け、前記命令lの実行中に前記命令■の次
の命令をデコード可能にし、前記命令■の実行終了後に
前記命令■の次の命令をロードすることを省略できるよ
うにしたことを特徴とする命令処理方式が得られる。
次に1本発明について図面を参照して説明する。
本発明を採用した装置の1実施例のブロック構成を第1
図に示す。10〜13は命令先取シレジスタ、30〜3
2は命令レジスタ、40は命令データレジスタで各々4
,3.1ワ一ド分ある。命令レジスタ30〜32が3ワ
ード分あるので、この計算機は最大3ワードまでの命令
をハードウェアでデコード可能と考えることができる。
図に示す。10〜13は命令先取シレジスタ、30〜3
2は命令レジスタ、40は命令データレジスタで各々4
,3.1ワ一ド分ある。命令レジスタ30〜32が3ワ
ード分あるので、この計算機は最大3ワードまでの命令
をハードウェアでデコード可能と考えることができる。
命令データレジスタ40は内部パス6oを通してワーク
ファイル70と接続している。命令先取シレジスタ10
〜13と命令レジスタ30〜32の間にあるのはアライ
ナ20と命令デコード部50で、命令デコード部50で
は命令レジスタ30にセットされる命令の命令長、オペ
コードによるCSアドレス、及びアライナ20の制御線
80に制御信号を出力する。アライナ20は命令先取シ
レジスタ10〜13に格納されている命令を命令レジス
タ30〜32に落とすときに、必らず命令の先頭1ワー
ドが命令レジスタ30にセットされるように命令をシフ
トさせるものである。制御線8oの制御信号は命令レジ
スタ30に命令がセットされるタイミングで、命令デコ
ード部50で求められた命令長を現在の状態に加算する
ことによって更新される。また、命令デコード部5oか
ら出力される命令長とCSアドレスは次の命令レジスタ
セットタイミングまでずっと保持されており、その命令
長は命令カウンタの更新に使われる。
ファイル70と接続している。命令先取シレジスタ10
〜13と命令レジスタ30〜32の間にあるのはアライ
ナ20と命令デコード部50で、命令デコード部50で
は命令レジスタ30にセットされる命令の命令長、オペ
コードによるCSアドレス、及びアライナ20の制御線
80に制御信号を出力する。アライナ20は命令先取シ
レジスタ10〜13に格納されている命令を命令レジス
タ30〜32に落とすときに、必らず命令の先頭1ワー
ドが命令レジスタ30にセットされるように命令をシフ
トさせるものである。制御線8oの制御信号は命令レジ
スタ30に命令がセットされるタイミングで、命令デコ
ード部50で求められた命令長を現在の状態に加算する
ことによって更新される。また、命令デコード部5oか
ら出力される命令長とCSアドレスは次の命令レジスタ
セットタイミングまでずっと保持されており、その命令
長は命令カウンタの更新に使われる。
前記命令デコード部50では、特別に定義される命令に
ついては次のことを前提としてハードウェアは作られて
いる。
ついては次のことを前提としてハードウェアは作られて
いる。
■ あらかじめ使用してよいコードを指定しておき、そ
のコードはすべて17−ド長とする。たとえ2ワ一ド以
上の命令であってもデコード結果はlワードである。ま
た、コードは先頭1ワードで指定する。
のコードはすべて17−ド長とする。たとえ2ワ一ド以
上の命令であってもデコード結果はlワードである。ま
た、コードは先頭1ワードで指定する。
■ オペコード毎にユニークなCSアドレスが生成され
る。
る。
ここで命令先取シレジスタ10〜13に4ワード長の特
別に定義された命令lが格納されているものとして、前
記命令I及びその次の命令Jのデコードされる様子を顆
を追って第10図を参照しながら説明する。
別に定義された命令lが格納されているものとして、前
記命令I及びその次の命令Jのデコードされる様子を顆
を追って第10図を参照しながら説明する。
命令先取シレジスタ10〜13には各々A 、 B。
C,Dというそれぞれ1ワードのデータがそれぞれ入り
ている。勿論、A、B、C,Dで前記命令!を形成して
いる。Aはオペコード部である。命令レジスタ30〜3
2には命令lのひとつ前の命令!′がA/ 、 B/
、 、C/の形で格納され2次に実行されるのを待って
いる。命令データレジスタ40には命令1′のひとつ前
の現在実行されている命令1″の先頭1ワードが格納さ
れている。アライナ200制御線80は今度命令レジス
タ30〜32にセットされる命令の先頭1ワード、つま
シAを指している。この様子を第2図に示す。
ている。勿論、A、B、C,Dで前記命令!を形成して
いる。Aはオペコード部である。命令レジスタ30〜3
2には命令lのひとつ前の命令!′がA/ 、 B/
、 、C/の形で格納され2次に実行されるのを待って
いる。命令データレジスタ40には命令1′のひとつ前
の現在実行されている命令1″の先頭1ワードが格納さ
れている。アライナ200制御線80は今度命令レジス
タ30〜32にセットされる命令の先頭1ワード、つま
シAを指している。この様子を第2図に示す。
命令INの実行が終ると続けて命令l′が実行に移され
るが、これと同時に命令■は命令レジスタ30〜32に
アライナ20を通して転送され、また命令I′の先頭1
ワードA′も命令データレジスタ40に転送される。一
方これと並行して命令Iのオペコード部Aは命令デコー
ド部50に入り、命令デコード部50はAをデコーPす
ることによシ命令Iは特別に定義された命令ということ
を認識し。
るが、これと同時に命令■は命令レジスタ30〜32に
アライナ20を通して転送され、また命令I′の先頭1
ワードA′も命令データレジスタ40に転送される。一
方これと並行して命令Iのオペコード部Aは命令デコー
ド部50に入り、命令デコード部50はAをデコーPす
ることによシ命令Iは特別に定義された命令ということ
を認識し。
その情報をひとつのフリップフロッグに格納し。
以後強制的に1ワード処理を行なう。また、前述の前提
■により、この命令は1ワード長と見なされ、アライナ
20の制御線80の制御信号は+1され、その結果Bを
指すことになる。また命令カウンタも命令■の命令長が
加算され、命令Iの先頭Aを示す。この様子を第3図に
示す。また前提■により命令デコード部50からオペコ
ードAに対するCSアドレスが出力されるが、これは命
令1′が実行中はずっと保持され、命令I′の実行終了
時に有効となる。
■により、この命令は1ワード長と見なされ、アライナ
20の制御線80の制御信号は+1され、その結果Bを
指すことになる。また命令カウンタも命令■の命令長が
加算され、命令Iの先頭Aを示す。この様子を第3図に
示す。また前提■により命令デコード部50からオペコ
ードAに対するCSアドレスが出力されるが、これは命
令1′が実行中はずっと保持され、命令I′の実行終了
時に有効となる。
次に命令I′の実行が終了し、命令■の実行に移される
が、このとき命令レジスタ30にはBが転送され、命令
データレジスタ40にはAが格納される。Bは同時に命
令デコード部50に入るが。
が、このとき命令レジスタ30にはBが転送され、命令
データレジスタ40にはAが格納される。Bは同時に命
令デコード部50に入るが。
一般に命令デコード部50には命令のオペコード部に相
当する先頭1ワードが入力されるが、命令lのBはオペ
コード部ではなくデータ部である為。
当する先頭1ワードが入力されるが、命令lのBはオペ
コード部ではなくデータ部である為。
この時の命令長は全く保証されない。しかし、前述のと
おシことでは強制的に1ワード処理を行なうモードとな
っている為、命令長は1に強制補正されて出力される。
おシことでは強制的に1ワード処理を行なうモードとな
っている為、命令長は1に強制補正されて出力される。
したがって、この時もアライナ20の制御線80の制御
信号は+1され、Cを指すことになる。また命令カウン
タも前回のAをデコードしたことによる命令長=1が加
算される。
信号は+1され、Cを指すことになる。また命令カウン
タも前回のAをデコードしたことによる命令長=1が加
算される。
これを第4図に示す。
一方、オペコードAに対するCSアドレスは。
命令I′の実行終了時に有効となシ、オペコーP分岐し
て、命令Iのデコードの制御はファームウェアに移され
る。ファームウェアはさらに次のクロックで4ワード命
令デコードルーチンにジャンプし第8図にあるようなマ
イクロ命令を順次実行する。
て、命令Iのデコードの制御はファームウェアに移され
る。ファームウェアはさらに次のクロックで4ワード命
令デコードルーチンにジャンプし第8図にあるようなマ
イクロ命令を順次実行する。
4ワード命令デコードシーケンスは、まず今命令データ
レジスタ40に格納されているAをワークファイル70
に格納するマイクロ命令mを実行−し9次に命令レジス
タ30〜32の最上位1ワードを命令データレジスタ4
0に転送するマイクロ命令Mを実行することにより、命
令データレジスタ40にBを格納する。一方、このマイ
クロ命令Mによって、命令先取りレジスタ10〜13か
ら命令レジスタ30〜32に命令を転送する動作。
レジスタ40に格納されているAをワークファイル70
に格納するマイクロ命令mを実行−し9次に命令レジス
タ30〜32の最上位1ワードを命令データレジスタ4
0に転送するマイクロ命令Mを実行することにより、命
令データレジスタ40にBを格納する。一方、このマイ
クロ命令Mによって、命令先取りレジスタ10〜13か
ら命令レジスタ30〜32に命令を転送する動作。
及びアライナ200制御練20に制御信号を出力する動
作、命令カウンタを更新する動作を起動するようにする
と、命令レジスタ30にはCが格納され、制御線80の
制御信号はCによるデコード結果にかかわらず1強制的
に1ワード処理を行なうモードになっているので+1さ
れ、Dを指すことになる。命令カウンタも前回のBをデ
コードしたことによる命令長=1が加算される。この様
子を第5図に示す。
作、命令カウンタを更新する動作を起動するようにする
と、命令レジスタ30にはCが格納され、制御線80の
制御信号はCによるデコード結果にかかわらず1強制的
に1ワード処理を行なうモードになっているので+1さ
れ、Dを指すことになる。命令カウンタも前回のBをデ
コードしたことによる命令長=1が加算される。この様
子を第5図に示す。
以下糸日
さらに上記マイクロ命令mとMを繰シ返すことによシ、
ワークファイル70にBが転送され、命令データレジス
タ40にはCが格納され、命令レジスタ30にはDが格
納され、制御線80の制御信号と命令カウンタは各々+
1され、制御線800制御信号は元Aのあった場所、つ
まシ命令先取シレジスタ10を指すことになる。一方命
令先取シレジスタ10には上記シーケンスを実行中すで
にノリフェッチによシ命令■の次の命令Jが取り込まれ
ている。ここでの様子を第6図に示す。命令JはE、F
からなる既存の2ワード命令とする。
ワークファイル70にBが転送され、命令データレジス
タ40にはCが格納され、命令レジスタ30にはDが格
納され、制御線80の制御信号と命令カウンタは各々+
1され、制御線800制御信号は元Aのあった場所、つ
まシ命令先取シレジスタ10を指すことになる。一方命
令先取シレジスタ10には上記シーケンスを実行中すで
にノリフェッチによシ命令■の次の命令Jが取り込まれ
ている。ここでの様子を第6図に示す。命令JはE、F
からなる既存の2ワード命令とする。
さらにマイクロ命令mを実行し、ワークファイル70に
Cを転送したのち、マイクロ命令Mを実行し、命令デー
タレジスタ40KDを格納するが。
Cを転送したのち、マイクロ命令Mを実行し、命令デー
タレジスタ40KDを格納するが。
ここでは同時に命令Iの次の命令Jの先頭1ワードEが
命令レジスタ30に転送され、一方で命令デコード部5
0に入ってデコードされる。ところがこの時点では強制
的に゛1ワード処理をするようになっているため、既存
の2ワード命令Jも1ワード命令として処理され、正し
いデコード結果が得れない。したがってマイクロ命令M
を実行する前に、前記フリップフロップをリセットする
マイクロ命令M′を実行する必要がある。マイクロ命令
M′を実行して通常の状態に戻したあとマイクロ命令M
を実行すれば、命令Jは命令デコード部で命令長=2と
デコードされ、その結果、制御線80の制御信号は+2
され、制御線80は命令先取シレジスタ12.つまシ命
令Jの次の命令の先頭1ワードを指す。また命令カウン
タは、前回の強制的に1ワード処理を行なうモードにな
っているのでDをデコードしたことによる命令長=1が
加算される。その結果命令カウンタは命令Jの先頭Eの
アドレスを示している。この様子を第7図に示す。
命令レジスタ30に転送され、一方で命令デコード部5
0に入ってデコードされる。ところがこの時点では強制
的に゛1ワード処理をするようになっているため、既存
の2ワード命令Jも1ワード命令として処理され、正し
いデコード結果が得れない。したがってマイクロ命令M
を実行する前に、前記フリップフロップをリセットする
マイクロ命令M′を実行する必要がある。マイクロ命令
M′を実行して通常の状態に戻したあとマイクロ命令M
を実行すれば、命令Jは命令デコード部で命令長=2と
デコードされ、その結果、制御線80の制御信号は+2
され、制御線80は命令先取シレジスタ12.つまシ命
令Jの次の命令の先頭1ワードを指す。また命令カウン
タは、前回の強制的に1ワード処理を行なうモードにな
っているのでDをデコードしたことによる命令長=1が
加算される。その結果命令カウンタは命令Jの先頭Eの
アドレスを示している。この様子を第7図に示す。
さらにマイクロ命令mを実行して命令データレジスタに
格納されているDをワークファイル70に転送すること
によシワークファイル70内に命令Iがすべて揃いファ
ームウェアは命令■のデコードを行ない、実行する。命
令Iの実行が終了すると命令Jの実行に移されるが、こ
のとき命令Jの次の命令がアライナ20を通って命令レ
ジスタ30〜32に転送され、同時に先頭1ワードが命
令デコード部50に入る。アライナ20の制御線80の
制御信号は命令Jの次の命令の命令長が加算され、命令
Jの2つあとの命令の先頭を指す。
格納されているDをワークファイル70に転送すること
によシワークファイル70内に命令Iがすべて揃いファ
ームウェアは命令■のデコードを行ない、実行する。命
令Iの実行が終了すると命令Jの実行に移されるが、こ
のとき命令Jの次の命令がアライナ20を通って命令レ
ジスタ30〜32に転送され、同時に先頭1ワードが命
令デコード部50に入る。アライナ20の制御線80の
制御信号は命令Jの次の命令の命令長が加算され、命令
Jの2つあとの命令の先頭を指す。
また命令カウンタは前回の命令Jの先頭Eをデコードし
たことによる命令長=2が加算され、命令Jの次の命令
の先頭lワードのアドレスを示すことになる。
たことによる命令長=2が加算され、命令Jの次の命令
の先頭lワードのアドレスを示すことになる。
以上が、命令lのデコード及び実行のフローであるが、
命令デコード部50の具体的なブロック構成の一例を第
9図に示す。命令の最大炎は3ワードとする。オペコー
ドOPが入力されるとデコーダ91でデコードされ、命
令長情報WO,Wlが出力され2通常はNAND 、
NORゲートを通って命令長情報WO,Wlとなる。と
ころが命令Iが新しく追加された命令であるときはa′
が”1”となシ。
命令デコード部50の具体的なブロック構成の一例を第
9図に示す。命令の最大炎は3ワードとする。オペコー
ドOPが入力されるとデコーダ91でデコードされ、命
令長情報WO,Wlが出力され2通常はNAND 、
NORゲートを通って命令長情報WO,Wlとなる。と
ころが命令Iが新しく追加された命令であるときはa′
が”1”となシ。
命令長は強制的にWO=1.W1=O’とされる。
この命令長情報wo、wtはアライナの制御線80の制
御信号の更新に使われる。またフリップフロップ93.
94の出力W Q’、 W l’は命令カウンタの更新
に使われる。3つのフリップフロップ92.93.94
に供給されているセット信号Sは、命令の実行終了時及
びマイクロ命令Mの実行時アクティブになシカフリップ
フロップ92に供給されているリセット信号Rはマイク
ロ命令M′の実行時アクティブになる。
御信号の更新に使われる。またフリップフロップ93.
94の出力W Q’、 W l’は命令カウンタの更新
に使われる。3つのフリップフロップ92.93.94
に供給されているセット信号Sは、命令の実行終了時及
びマイクロ命令Mの実行時アクティブになシカフリップ
フロップ92に供給されているリセット信号Rはマイク
ロ命令M′の実行時アクティブになる。
以上説明したように9本発明は新しく追加された命令で
あることを認識しているフリップフロップをリセットす
る第2のマイクロ命令を設け、かつ前記命令の最後の1
ワードを命令データレジスタに転送する第1のマイクロ
命令を実行する前に。
あることを認識しているフリップフロップをリセットす
る第2のマイクロ命令を設け、かつ前記命令の最後の1
ワードを命令データレジスタに転送する第1のマイクロ
命令を実行する前に。
前記第2のマイクロ命令を実行することにょシ。
命令デコード部から出力される命令長を強制的に1にす
ることを解除することで、命令の通常デコードを可能に
し、以後の命令を続けて実行することができる。
ることを解除することで、命令の通常デコードを可能に
し、以後の命令を続けて実行することができる。
ふつうは新しく追加された命令を実行したあとは次の命
令のロードなどのファームウェアによる後処理が必要と
なるが9本発明においては新しく追加された命令をワー
クファイルに転送中に次の命令のデコードを可能な状態
にするので追加された命令が実行中1次の命令のデコー
ドが行なわれ。
令のロードなどのファームウェアによる後処理が必要と
なるが9本発明においては新しく追加された命令をワー
クファイルに転送中に次の命令のデコードを可能な状態
にするので追加された命令が実行中1次の命令のデコー
ドが行なわれ。
追加された命令の実行終了後、直ちに次の命令の実行に
移ることができる。
移ることができる。
第1図は本発明を適用した装置の一実施例のブロック構
成図、第2〜7図は新しく追加された命令の処理を順次
示す図、第8図は新しく追加された命令をデコードする
マイクロ命令フロー図、第9図は第1図の実施例の命令
デコード部のブロック図、第1O図は第1図の実施例の
動作のタイムチャートである。 記号の説明:10〜13は命令先取シレジスタ。 20はアライナ、30〜32は命令レジスタ。 40は命令データレジスタ、50は命令デコード部、6
0は内部バス、70はワークファイルをそれぞれあられ
している。 第1図 第2図 第5図 第6図 第7図
成図、第2〜7図は新しく追加された命令の処理を順次
示す図、第8図は新しく追加された命令をデコードする
マイクロ命令フロー図、第9図は第1図の実施例の命令
デコード部のブロック図、第1O図は第1図の実施例の
動作のタイムチャートである。 記号の説明:10〜13は命令先取シレジスタ。 20はアライナ、30〜32は命令レジスタ。 40は命令データレジスタ、50は命令デコード部、6
0は内部バス、70はワークファイルをそれぞれあられ
している。 第1図 第2図 第5図 第6図 第7図
Claims (1)
- 1、全体としては命令先取りレジスタと、現在デコード
中の命令を保持する命令レジスタと、現在実行中の命令
を格納する命令データレジスタと、前記命令先取りレジ
スタと前記命令レジスタの間に位置する命令デコード部
とから構成され、而してその内部には命令レジスタの最
上位1ワードを命令レジスタに転送する第1のマイクロ
命令手段と、前記命令レジスタの内容をファームウェア
により読出す手段と、前記命令デコード部に設けられ次
にデコードされる命令が特別に定義された命令(以後命
令 I と略す。)であることが認識されたときアクティ
ブになるような認識手段と、該認識手段がアクティブの
ときは現在実行中の命令長指定として1ワードを出力す
る手段とを有し、これにより前記命令先取りレジスタに
取込まれた特別に定義された命令 I を前記第1のマイ
クロ命令Mを実行することにより前記命令レジスタを通
して順次1ワードずつ前記命令データレジスタに転送し
ファームウェアによってデコードを行なうマイクロプロ
グラミング方式の情報処理装置において、前記認識手段
をリセットする第2のマイクロ命令手段を設け、前記命
令 I の実行中に前記命令 I の次の命令をデコード可能
にし、前記命令 I の実行終了後に前記命令 I の次の命
令をロードすることを省略できるようにしたことを特徴
とする命令処理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP913887A JPS63178334A (ja) | 1987-01-20 | 1987-01-20 | 命令処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP913887A JPS63178334A (ja) | 1987-01-20 | 1987-01-20 | 命令処理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63178334A true JPS63178334A (ja) | 1988-07-22 |
Family
ID=11712269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP913887A Pending JPS63178334A (ja) | 1987-01-20 | 1987-01-20 | 命令処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63178334A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5818754A (ja) * | 1981-07-27 | 1983-02-03 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 命令処理ユニツト |
JPS59127154A (ja) * | 1983-01-10 | 1984-07-21 | Fuji Xerox Co Ltd | 電子計算機用命令解読装置 |
-
1987
- 1987-01-20 JP JP913887A patent/JPS63178334A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5818754A (ja) * | 1981-07-27 | 1983-02-03 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 命令処理ユニツト |
JPS59127154A (ja) * | 1983-01-10 | 1984-07-21 | Fuji Xerox Co Ltd | 電子計算機用命令解読装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4775927A (en) | Processor including fetch operation for branch instruction with control tag | |
JPS6239780B2 (ja) | ||
JPH06236268A (ja) | 命令の長さを判定する装置と方法 | |
JP2507638B2 (ja) | デ―タ処理装置 | |
US6058471A (en) | Data processing system capable of executing groups of instructions in parallel | |
US5146570A (en) | System executing branch-with-execute instruction resulting in next successive instruction being execute while specified target instruction is prefetched for following execution | |
JPH0348537B2 (ja) | ||
US5390305A (en) | Information processing apparatus capable of executing exception at high speed | |
JPS645330B2 (ja) | ||
JPS6212529B2 (ja) | ||
JPS63178334A (ja) | 命令処理方式 | |
JPS623336A (ja) | 条件付きブランチ方式 | |
JPH0384632A (ja) | データ処理装置 | |
JPS6049337B2 (ja) | パイプライン制御方式 | |
JPS63113634A (ja) | プログラムカウンタ相対アドレス計算方式 | |
JPS63178333A (ja) | 命令処理方式 | |
JP2000194556A (ja) | 命令ルックアヘッドシステムおよびハ―ドウェア | |
JP7137058B2 (ja) | 演算処理装置、情報処理装置及び情報処理装置の制御方法 | |
EP0155275B1 (en) | Prefetch validation | |
JP2883335B2 (ja) | 情報処理装置 | |
JPS6226485B2 (ja) | ||
JP2001184207A (ja) | マイクロ命令における分岐命令制御方式 | |
JPS63245524A (ja) | マイクロプロセツサ | |
JPH0317135B2 (ja) | ||
JPS6217840A (ja) | 属性フラグによるマイクロプログラム制御方式 |