JPS5818718A - シリ−ズレギユレ−タ - Google Patents
シリ−ズレギユレ−タInfo
- Publication number
- JPS5818718A JPS5818718A JP11704281A JP11704281A JPS5818718A JP S5818718 A JPS5818718 A JP S5818718A JP 11704281 A JP11704281 A JP 11704281A JP 11704281 A JP11704281 A JP 11704281A JP S5818718 A JPS5818718 A JP S5818718A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- transistor
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は直列制御形安定化電汀、所謂シリーズレギュレ
ータに関するものである。
ータに関するものである。
シリーズレギュレータは、電源と負荷との間に直列にＡ
級動作をさせる、トランジスタを接続し、出力側の電圧
を検出してそのトランジスタの抵抗値を操作することに
より出力電圧を安定化させる構成とされている。従って
、スイッチングレギュレータのように雑音を多く発生し
たり、不快な発振音を発生したりするおそれはないが、
トランジスタにおける電力損失が生じ、効率が良くない
という問題点があった。
級動作をさせる、トランジスタを接続し、出力側の電圧
を検出してそのトランジスタの抵抗値を操作することに
より出力電圧を安定化させる構成とされている。従って
、スイッチングレギュレータのように雑音を多く発生し
たり、不快な発振音を発生したりするおそれはないが、
トランジスタにおける電力損失が生じ、効率が良くない
という問題点があった。
すなわち従来のシリーズレギュレータは、第１図に示す
ように１次側が交流電源２に接続されている電源トラン
ス１と、この電源トランスｌの２次側に接続される整流
・平滑回路３と、この整流・平滑回路３の出力端と負荷
４との間に設けられるレギュレータ部５とを有しておシ
、このレギュレータ部５はノぞワートランジスタＱ、と
、該ノやワートランジスタＱ１を制御する制御トランジ
スタＱ２と、・やワートランジスタＱ１の後段の電圧を
検出し制御トランジスタＱ２に検出信号を加える制御信
号発出装Ｒ６で構成され、上記パワートランジスタＱ、
のコレクタに加えられる電圧ｖＢと制御トランジスタＱ
２のコレクタに加えられる電圧ＶＡとは同電位とされて
イル。従つ−（、／ａワートランジスタＱのペース−エ
ミッタ間電圧をｖｌ、制御トランジスタＱ２のペース−
エミッタ間電圧を９２、同ベースーコレクタ間電圧を■
３とすると、ノヤワードランノスタＱ１のコレクターエ
ミッタ間電圧ＶＯＢは、Ｖｃｇ＝Ｖ、＋Ｖ２＋Ｖ、とな
り、トランジスタＱ、、Ｑ２を動作させるためにはある
程度のＶｃｇが必要とされるものであって、例えば１．
５Ａの負荷で２．０７以上のＶＯＲが必要とされるもの
である。この）４ワートランジスタＱ１のコレクターエ
ミッタ間電圧ＶＯＲが該パワートランジスタＱ、で消費
されて電力損失となるため、このコレクターエミッタ間
電圧ＶＯＥを小さくできれば、電力損失を低減すること
ができることになる。
ように１次側が交流電源２に接続されている電源トラン
ス１と、この電源トランスｌの２次側に接続される整流
・平滑回路３と、この整流・平滑回路３の出力端と負荷
４との間に設けられるレギュレータ部５とを有しておシ
、このレギュレータ部５はノぞワートランジスタＱ、と
、該ノやワートランジスタＱ１を制御する制御トランジ
スタＱ２と、・やワートランジスタＱ１の後段の電圧を
検出し制御トランジスタＱ２に検出信号を加える制御信
号発出装Ｒ６で構成され、上記パワートランジスタＱ、
のコレクタに加えられる電圧ｖＢと制御トランジスタＱ
２のコレクタに加えられる電圧ＶＡとは同電位とされて
イル。従つ−（、／ａワートランジスタＱのペース−エ
ミッタ間電圧をｖｌ、制御トランジスタＱ２のペース−
エミッタ間電圧を９２、同ベースーコレクタ間電圧を■
３とすると、ノヤワードランノスタＱ１のコレクターエ
ミッタ間電圧ＶＯＢは、Ｖｃｇ＝Ｖ、＋Ｖ２＋Ｖ、とな
り、トランジスタＱ、、Ｑ２を動作させるためにはある
程度のＶｃｇが必要とされるものであって、例えば１．
５Ａの負荷で２．０７以上のＶＯＲが必要とされるもの
である。この）４ワートランジスタＱ１のコレクターエ
ミッタ間電圧ＶＯＲが該パワートランジスタＱ、で消費
されて電力損失となるため、このコレクターエミッタ間
電圧ＶＯＥを小さくできれば、電力損失を低減すること
ができることになる。
本発明は以上のような点に鑑みて成されたものであり、
制御用トランジスタのコレクタに加えられる電圧を、ノ
クワートランジスタ及び制御用トランジスタのペース−
エミッタ間の電圧降下の総和よシも高い電圧に維持する
構成として、ノｅワートランジスタのコレクターエミッ
タ間の電圧降下が微小になっても実質的に該パワートラ
ンジスタの出力電圧が一定に維持されるように成し、電
力損失の低減を図ることを目的とするものである。
制御用トランジスタのコレクタに加えられる電圧を、ノ
クワートランジスタ及び制御用トランジスタのペース−
エミッタ間の電圧降下の総和よシも高い電圧に維持する
構成として、ノｅワートランジスタのコレクターエミッ
タ間の電圧降下が微小になっても実質的に該パワートラ
ンジスタの出力電圧が一定に維持されるように成し、電
力損失の低減を図ることを目的とするものである。
次に、本発明を図示の実施例について説明する。
第２図は本発明に係るシリーズレギュレータの第１の実
施例を示す回路図であり、図中１は１次側が交流電源２
に接続される電源トランスである。
施例を示す回路図であり、図中１は１次側が交流電源２
に接続される電源トランスである。
３は、この電源トランス１の２次側に接続される第１の
整流・平滑回路であシ、この第１の整流・平滑回路３は
４個のダイオードＤ１〜Ｄ４によるダイオードブリッジ
と平滑コンデンサＣ１で構成されている。５は、上記第
１の整流・平滑回路３と負荷４との間に設けられるレギ
ュレータ部であシ、このレギュレータ部５は、第１の整
流・平滑回路３の出力端の一方にコレクタが接続され、
エミッタから電流を出力する・やワートランジスタＱ１
ト、このパワートランジスタのペースにエミッタが接続
された制御用トランジスタｑと、上記／４ワートラ／ノ
スタＱ、のエミッタ電圧の変動を検出して制御電圧を発
生し、それを上記制御用トランジスタＱ２のペースに印
加する制御信号発生装置６とで構成されている。この制
御信号発生装置６は、演算増幅器ＯＰと、この演算増幅
器ＯＰの入力端子側に接続される分圧用抵抗Ｒ，、Ｒ１
１、Ｒ３と基準電圧発生用のツェナーダイオードＺＤ、
とで構成されており、分圧用抵抗艮とツェナーダイオー
ドｚＤ１は直列に接続され、前記／４’ワートラ／ジス
タＱ１の出力側と接地との間に挿設されていると共に、
とのツェナーダイオードＺＤ、と分圧用抵抗札との間が
上記演算増幅器ＯＰのプラス入力側に接続されている。
整流・平滑回路であシ、この第１の整流・平滑回路３は
４個のダイオードＤ１〜Ｄ４によるダイオードブリッジ
と平滑コンデンサＣ１で構成されている。５は、上記第
１の整流・平滑回路３と負荷４との間に設けられるレギ
ュレータ部であシ、このレギュレータ部５は、第１の整
流・平滑回路３の出力端の一方にコレクタが接続され、
エミッタから電流を出力する・やワートランジスタＱ１
ト、このパワートランジスタのペースにエミッタが接続
された制御用トランジスタｑと、上記／４ワートラ／ノ
スタＱ、のエミッタ電圧の変動を検出して制御電圧を発
生し、それを上記制御用トランジスタＱ２のペースに印
加する制御信号発生装置６とで構成されている。この制
御信号発生装置６は、演算増幅器ＯＰと、この演算増幅
器ＯＰの入力端子側に接続される分圧用抵抗Ｒ，、Ｒ１
１、Ｒ３と基準電圧発生用のツェナーダイオードＺＤ、
とで構成されており、分圧用抵抗艮とツェナーダイオー
ドｚＤ１は直列に接続され、前記／４’ワートラ／ジス
タＱ１の出力側と接地との間に挿設されていると共に、
とのツェナーダイオードＺＤ、と分圧用抵抗札との間が
上記演算増幅器ＯＰのプラス入力側に接続されている。
また、上記分圧用抵抗＆ −Ｒｓは直列に接続され、上
記ツェナーダイオードＺＤ、及び分圧用抵抗Ｒ１と並列
に接続されていると共に、この分圧用抵抗＆と分圧用抵
抗Ｒ３との間は上記演算増幅器ＯＰのマイナス入力側に
接続されている。一方、７は前記電碑トランス１の２次
側に接続される第２の整流・平滑回路であり、この第２
の整流・平滑回路７はダイオードＤ、と平滑コンデンサ
Ｃ２で構成され、この出力端は前記制御用トランジスタ
Ｑ２のコレクタに接続されている。上記平滑ヲンデンサ
Ｃ２の両端の電圧は前記平滑コンデンサＣ１の両端の電
圧より犬とされており、すなわち、・千ワートランジス
タＱ１のコレクタに加えられる電圧ＶＢ より制御用
トランジスタＱ２のコレクタに加えられる電圧Ｖ＆の方
が犬とされている。
記ツェナーダイオードＺＤ、及び分圧用抵抗Ｒ１と並列
に接続されていると共に、この分圧用抵抗＆と分圧用抵
抗Ｒ３との間は上記演算増幅器ＯＰのマイナス入力側に
接続されている。一方、７は前記電碑トランス１の２次
側に接続される第２の整流・平滑回路であり、この第２
の整流・平滑回路７はダイオードＤ、と平滑コンデンサ
Ｃ２で構成され、この出力端は前記制御用トランジスタ
Ｑ２のコレクタに接続されている。上記平滑ヲンデンサ
Ｃ２の両端の電圧は前記平滑コンデンサＣ１の両端の電
圧より犬とされており、すなわち、・千ワートランジス
タＱ１のコレクタに加えられる電圧ＶＢ より制御用
トランジスタＱ２のコレクタに加えられる電圧Ｖ＆の方
が犬とされている。
次に、上述した構成によるシリーズレギュレータの作用
を説明する。
を説明する。
まず、電源トランス１に交流電源２が接続され、該電源
トランス１の２次側に交流電流が発生すると、との交流
電流は第１の整流・平滑回路３で直流電流に変換されて
レギュレータ部５を介して負荷４に加えられる。このと
き負荷４に加えられる電圧は、ツェナーダイオードＺＤ
と分圧用抵抗式、及び分圧用抵抗Ｒ２、Ｒｓに分圧され
て演算増幅器ＯＰの各入力端に加えられておシ、ツェナ
ーダイオードＺＤに加えられる電圧がそのツェナー電圧
を上回ると演算増幅器ＯＰが出力し、この出力が各トラ
ンジスタＱ、、Ｑ２のベース電位を操作して・ぐワート
ランノスタｑのコレクターエミッタ間の抵抗値が操作さ
れる。こうして負荷４に加えられる電圧は常に一定に維
持されることになる。
トランス１の２次側に交流電流が発生すると、との交流
電流は第１の整流・平滑回路３で直流電流に変換されて
レギュレータ部５を介して負荷４に加えられる。このと
き負荷４に加えられる電圧は、ツェナーダイオードＺＤ
と分圧用抵抗式、及び分圧用抵抗Ｒ２、Ｒｓに分圧され
て演算増幅器ＯＰの各入力端に加えられておシ、ツェナ
ーダイオードＺＤに加えられる電圧がそのツェナー電圧
を上回ると演算増幅器ＯＰが出力し、この出力が各トラ
ンジスタＱ、、Ｑ２のベース電位を操作して・ぐワート
ランノスタｑのコレクターエミッタ間の抵抗値が操作さ
れる。こうして負荷４に加えられる電圧は常に一定に維
持されることになる。
また、このとき、制御トランジスタＱ２のコレクタには
第２の整流・平滑回路７から、ノ４ワートランジスタＱ
、のコレクタの電圧ＶＢ よシ高い電圧ｖＡが加えら
れているので、ノやワートランジスタＱ１のコレクター
エミッタ間電圧ＶＯＷとは無関係に該パワートランジス
タＱ１のベース電流を供給することができる。すなわち
コレクターエミッタ間電圧ＶＯＥがＶＯＢ≧０．１〜０
．２■という微小な電圧降下であっても各トランジスタ
Ｑ５．Ｑ２は、活性化された状態を維持することになる
。従って、ノやワートランジスタＱ１における電力消費
を大幅に軽減でき、電源電圧が低いときには特に顕著に
電源効率が向上することになる。
第２の整流・平滑回路７から、ノ４ワートランジスタＱ
、のコレクタの電圧ＶＢ よシ高い電圧ｖＡが加えら
れているので、ノやワートランジスタＱ１のコレクター
エミッタ間電圧ＶＯＷとは無関係に該パワートランジス
タＱ１のベース電流を供給することができる。すなわち
コレクターエミッタ間電圧ＶＯＥがＶＯＢ≧０．１〜０
．２■という微小な電圧降下であっても各トランジスタ
Ｑ５．Ｑ２は、活性化された状態を維持することになる
。従って、ノやワートランジスタＱ１における電力消費
を大幅に軽減でき、電源電圧が低いときには特に顕著に
電源効率が向上することになる。
次に、本発明に係るシリーズレギュレータの他の実施例
を第３図（４）、 （Ｂ 、 （Ｃ’） 、 Ｑ）につ
いて説明する。この第３図囚、 ＣＢ） 、 （Ｃ’）
、 （［）は上述した第１の実施例と異なる部分のみ
を記しており、他は第１の実施例と同等であるので省略
する。
を第３図（４）、 （Ｂ 、 （Ｃ’） 、 Ｑ）につ
いて説明する。この第３図囚、 ＣＢ） 、 （Ｃ’）
、 （［）は上述した第１の実施例と異なる部分のみ
を記しており、他は第１の実施例と同等であるので省略
する。
第３図（ト）は、制御トランジスタＱ２にさらに″トラ
ンジスタｑ′ をダーリントン接続で付加した例を示し
たものであり、ループ利得とハムの圧縮度を改善したも
のである。
ンジスタｑ′ をダーリントン接続で付加した例を示し
たものであり、ループ利得とハムの圧縮度を改善したも
のである。
第３図［Ｆ］）は、・ぐワートランジスタＱ１と並列に
もう一つのノＪ？ワートランジスタＱ＋’を接続した例
を示したものであり、そのコレクターエミッタ間電圧Ｖ
ＯＥの飽和電圧を低く押えると共に、トランジスタのバ
ラツキや劣化に対する影響の除去あるいは回路の安定化
及び保護を目的とするものである。
もう一つのノＪ？ワートランジスタＱ＋’を接続した例
を示したものであり、そのコレクターエミッタ間電圧Ｖ
ＯＥの飽和電圧を低く押えると共に、トランジスタのバ
ラツキや劣化に対する影響の除去あるいは回路の安定化
及び保護を目的とするものである。
第３図（Ｏは、演算増幅器ＯＰの出力側に低電流ツェナ
ーダイオードｚＤ２を挿入した例を示したものであり、
ループ利得の改善を図ったものである。
ーダイオードｚＤ２を挿入した例を示したものであり、
ループ利得の改善を図ったものである。
第キ図ａは、演算増幅器ｏＰの出方側にループフィルタ
１１を挿入した例を示したものであシ、ループ利得の安
定度を改善したものであって、このループフィルタ１１
のコンデンサＣ８容量は１０μＦと大きなものとされ、
抵抗１’Ｌ 、Ｒ５は低抵抗のモノが用いられている。
１１を挿入した例を示したものであシ、ループ利得の安
定度を改善したものであって、このループフィルタ１１
のコンデンサＣ８容量は１０μＦと大きなものとされ、
抵抗１’Ｌ 、Ｒ５は低抵抗のモノが用いられている。
以上説明したように本発明によれば、制御用トランジス
タのコレクタに加えられる電圧を、・（ワートランジス
タ及び制御用トランジスタのベース−エミッタ間の電圧
降下の総和よシも高い電圧に維持する構成として、〕や
ワートランジスタのコレクターエミッタ間の電圧降下が
微小になっても実質的に該・ぐワートランジスタの出力
電圧が一定に維持されるようにしたので、ノでワートラ
ンジスタにおける電力消費が大幅に軽減される効果があ
シ、電源電圧が低いときには特に顕著に電源効率が向上
する効果がある。
タのコレクタに加えられる電圧を、・（ワートランジス
タ及び制御用トランジスタのベース−エミッタ間の電圧
降下の総和よシも高い電圧に維持する構成として、〕や
ワートランジスタのコレクターエミッタ間の電圧降下が
微小になっても実質的に該・ぐワートランジスタの出力
電圧が一定に維持されるようにしたので、ノでワートラ
ンジスタにおける電力消費が大幅に軽減される効果があ
シ、電源電圧が低いときには特に顕著に電源効率が向上
する効果がある。
第１図は従来のシリーズレギュレータを示す回路図、第
２図は本発明に係るシリーズレギュレータの第１の実施
例を示す回路図、第３図（４）、＠。 Ｃ）、０はそれぞれ他の実施例による回路の第１の実施
例と異なる部分を示す回路図である。 １・・・電源トランス、３・・・第１の整流・平滑回路
、６・・・制御信号発生装置、７・・・第２の整流・平
滑回路、Ｑｌ・・りぐワートランジスタ、Ｃ２・・・制
御トランジスタ。 特許出願人 安立電気株式会社 代理人・弁理士 西 村 教 光第３図（Ａ
） 第３図（ｃ） 第３図（Ｂ）
２図は本発明に係るシリーズレギュレータの第１の実施
例を示す回路図、第３図（４）、＠。 Ｃ）、０はそれぞれ他の実施例による回路の第１の実施
例と異なる部分を示す回路図である。 １・・・電源トランス、３・・・第１の整流・平滑回路
、６・・・制御信号発生装置、７・・・第２の整流・平
滑回路、Ｑｌ・・りぐワートランジスタ、Ｃ２・・・制
御トランジスタ。 特許出願人 安立電気株式会社 代理人・弁理士 西 村 教 光第３図（Ａ
） 第３図（ｃ） 第３図（Ｂ）
Claims (1)
- 電源トランスの２次側て接続されたち（１の整流・平滑
回路と、該第１の整流・平滑回路の出力端の一方にコレ
クタが接続されエミッタから電流を出力する・ぐワート
ランジスタと、上記ｇ１の整流・平滑回路の前記出力端
あるいは入力端のいずれか一方に接続された第２の整流
・平滑回路と、コレクタが上記第２の整流・平滑回路の
出力端に接続され、エミッタが上記）’？ワートランジ
スタのペースに接続された制御用トランジスタと、上記
ノＲワートランソスタのエミッタ電圧の変動を検出して
制御電圧を発生し、それを制御用トランジスタのペース
に印加する制御信号発生装置とを具備しており、上記−
に２の整流・平滑回路の出力を上記・母ワートランジス
タ及び制御用トランジスタのペース−エミッタ間の電圧
降下との総和よシも高い電圧に維持することにより、前
記各トランジスタを活性化し、上記ノ４ワートランジス
タのコレクターエミッタ間の電圧降下が微小になっても
実質的に該・にワートランジスタの出力電圧が一定に維
持される構成になることを特徴とするシリーズレギュレ
ータ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11704281A JPS5818718A (ja) | 1981-07-28 | 1981-07-28 | シリ−ズレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11704281A JPS5818718A (ja) | 1981-07-28 | 1981-07-28 | シリ−ズレギユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5818718A true JPS5818718A (ja) | 1983-02-03 |
Family
ID=14701993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11704281A Pending JPS5818718A (ja) | 1981-07-28 | 1981-07-28 | シリ−ズレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818718A (ja) |
-
1981
- 1981-07-28 JP JP11704281A patent/JPS5818718A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950016289A (ko) | 대기상태의 소비전력 절감회로 | |
| US4065713A (en) | Voltage stabilizer | |
| US4460955A (en) | Stabilizing power supply apparatus | |
| EP0259889A2 (en) | Switching regulator type power supply circuit | |
| JPS5818718A (ja) | シリ−ズレギユレ−タ | |
| JPS5814606A (ja) | 増幅器の電源供給回路 | |
| US3938023A (en) | Voltage monitor and control circuit | |
| JPH043592Y2 (ja) | ||
| JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
| JPS5840917B2 (ja) | スイッチング電源装置 | |
| JPH049617Y2 (ja) | ||
| JPS5818723A (ja) | 直列制御形安定化電源 | |
| JPS642543Y2 (ja) | ||
| JPS644304Y2 (ja) | ||
| JPS6218973A (ja) | 過電流回路 | |
| JP2852088B2 (ja) | フライバツク式スイツチングレギユレータ | |
| JPH0751623Y2 (ja) | 定電圧装置の電流リミタ回路 | |
| JPH03870Y2 (ja) | ||
| JPH019270Y2 (ja) | ||
| JPS58116071A (ja) | 高周波スイツチング直流電源 | |
| JPS6062867A (ja) | 電源回路 | |
| JPH11299231A (ja) | 電源装置 | |
| GB936792A (en) | Improvements in or relating to alternating voltage control circuits | |
| JPH03232006A (ja) | 低飽和電圧三端子レギュレータ | |
| JPS5812602B2 (ja) | スイツチング レギユレ−タ |