JPS58186245A - クロツク回復装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、クロック回復装置に関し、特にディジタルお
よびアナログ技術の両方を使用したクロック回復装置に
関する。

クロック回復装置は、入力データと同期したクロック１
５号を発生するために、データ処理の技術分野において
使用される。クロック回道装置の王な目的は、最小の位
相ジッターで同期ｔとり、竣小すロツク範囲（できるだ
け少ないクロック・サイクル）で同ＪＪＡ７にとり、ド
リフトおよび温度変化に対して安定化を計ることである
。

アナログ技術を使用した従来のクロック回復装置は、温
度変動、および複数のデータ速度周波数のために使用さ
れるフィルタに付随する問題により不安定なものとなり
易かった。本発明は、クロック回道のためにディジタル
およびアナログ技術の両方を使用して、安定で多範囲の
回復装置を提供するものである。

従って、本発明の１つの目的は、ドリフトおよび温度変
化に対して比較的安定で、フィルタを必要とせず、最小
の位相ジッター、改善されたロック範囲および最小のア
クセス・タイムで同期をとるクロック回復装置を提供す
ることである。

本発明のもう１つの目的は、周波数同期をとるために、
ディジタル・システムで使用されているような高周波発
振器を必要としないクロック回復装置を提供することで
ある。

本発明のさらにもう１つの目的は、広い周波数スペクト
ル範囲にわたってデータ周波数を捕獲し追跡することが
でき、人力データにおける周波数変動および非対称を区
別することのできるクロック回復装置を提供することで
ある。

本発明によると、ＶＣＯ（電圧制＃発振器）が制御電圧
に応答してＶＣＯクロックｍ号を発生する。

位相検出器は、グログラム可能な読取り専用メモリ（Ｆ
ＲＯＭ）およびレジスタを含んでおり、咳しゾスタは、
出力クロック信−１１を発生させるためにＶＣＯクロッ
ク１ｇ号を効率的に分割するｒｔ数部分な含んでいる。

ＦＲＯＭは、入力データおよびレジスタ中のカウントに
応答して位相関係を検出する。周波数補正が必要なＪ６
合、ＰＲＯＭはカウンタ中のカウントをステップさせ、
そのカウントからＶＣｏ用の制御電圧が導かれる。変換
器は位相検出器に応答し、制御電圧に加えられる追加の
信号を発生し、位相補正のために１ぎ号を減衰させる。

本発明の１つの特徴は、磁気テープに記録されたデータ
にしばしば付随するピークずれの問題を処理することが
できることである。この時１１ｋＫ従って、またＦＲＯ
Ｍはレジスタ中のカウントを変えることができ、それ数
周波数補正とは独立に位相ずれを処理することができる
。

本発明の先に述ペアを時敞および他の藷倣は、以ドの詳
細な説明および添付図面から十分に理解することができ
るだろう。

次に、第１図を参考すると、本発明の好ましい実施例に
よるクロック回復装置のブロック図が示されている。こ
の回４ｉ装置は、リード線１２を介して人力を受は取る
第１の入力および電圧制御発振器（ｖｃｏ）１４からの
クロック信″ｌ＋を受は取る第２の人力を何する遷移検
出器１０を含んでいる。

遷移検出器１０は、位相検出器１６に出力を供給する。

位相検出器１６は、リード線１２からも入力データを受
は取り、またＶＣＯ１４からも入力を受は取り、さらに
リード線１８を介してキャプチャ信号も受は取る。位相
検出器１６は、リード線２０を介して位相誤差出力、リ
ード線２２を介してクロック出力、リード線２４を介し
てステップ・カウント出力、リード線２６を介してポン
プ・アップ信号、およびリード線２８を介してポンプ・
エネイブル信号をそれぞれ供給する。アップ・ダウン周
波数カウンタ３０は、　ＶＣＯ１４からのクロック出力
と共に、位相検出器１６からのステップ・カウント出力
およびポンプ・アップ信号を受は取る。また、カウンタ
３０は、リード−３２を介してａ４リエネ４プル消号を
受は取る。ディジタル・アナログ変ｍ器（ＤＡＣ）　３
４は、カウンタ３０の出力を受は承り、ディジタル・ア
ナログ度換器（ＤＡＣ）　３６は、位相検出器１６から
ポンプ・アップ１ぎ号およびポンプ・エネイブル信号を
受は取る。

ＤＡＣ３４は、周ｅ故の補正および市Ｕ御のために使用
さ゛れ、ＤＡＣ３６は、位相の補正および１ｔＩｔｌ＃
のため４使用される。ポンプ・エネイブル信号は、ＤＡ
Ｃ３６に人力される前に反転回路３８により反転さｆｌ
ｙ。ＤＡＣ３４および３６の出力は、ＶＣＯ１４に電圧
信号を供給するＪｌｌｌ−器４００Å力として供給され
る。増幅器４００機能は、ＤＡＣ３４および３６により
供給されるｗＬ流を、ＶＣｏ　１４に供給されるゼ圧信
号に：Ｒ挨することである。１４１−器４０の利得は、
抵抗４４により調螢され、　ＶＣＯ１４の公称周波数は
、コンデンサ４６により制御することができる。

第２図は、４移検出器１０および位相検出器ｌｔｉ’ａ
’、さらに詳細に示したものである。第２図に示される
ように、遷移検出器１０は、１対の７リツプ・７０ツノ
５０および６２′ｆｔ含んでおり、フリップ・フロップ
５００セツト側は、入力データを受は取るようにリーＦ
＃！１２に接続され、フロップ・フロップ５２０セツト
入力は、フロップ・フロップ５００セツト出力に接続さ
れている。フロップ・フロップ５０および５２のクロッ
ク入力は、ＶＣＯ１４に接続されている。排他的論理和
デート５４は、フリップ・フロップ５０および５２０セ
ツト出力から入力を受は取り、位相検出器１６のプログ
ラムｏＴ能な読取り専用メモリ（ＦＲＯＭ）５６にデー
タ・パルス入力を供給する。位相検出６１６は、８ビツ
ト構成の２５６ビツトＰＲＯＭ５６およびＶＣＯ１４に
よりクロック制御されるレジスタｂ　８　’（Ｆ’　Ｋ
んでいることが好ましい。共同動作するＰＲＯＭ　ｊ　
６およびレジスタ５８により、カウント１６で割られる
。レジスタ５８において、１６で刷られた部分の最上位
ピット（第４着目のリード線）は、リード−２２を介し
てクロック出力信号を供給する。レジスタ５８０ｍ５ｉ
１目の出力リード縁は、ポンプ・アップ１６号を供給し
、レジスタ５８の第７１ｉ目のリード縁は、リード−２
４を介してステップ・カウントを供給し、レジスタ５８
の第８４１目すなわち最上位出力は、リード縁２０を介
して位相誤差信号を供給する。ま九、レジスタ５Ｂの第
４着目の位置からのクロッ、り出力信号は、フリップ・
フロツノ６ｏおよび６２のクロック入力に入力を供給す
る。フリップ・クロッ７°６０のセット入力は、リード
縁１２に接続されて人力データを受は取り、フリップ・
フロップ６２０セツト人力は、フリップ・フロンｒ６（
Ｈ７）セット出力に接続される。排他的論理、ｔｉｌｌ
”　−）６４は、リーｐｍ１ｚおよびフリップ・フロツ
ノ６０のセット出力から入力を受は取り、オア・デート
６６に第１の人力を供給する。オア・ｒ−）６６の第２
の人力は、その入力が７リツプ・フロツノ６０および６
２０セツト出力を受は取るように接続されている排他的
、１Ｉｉｉ埋和ｒ−）　６８の出力から供給される。オ
ア・ｒ−）　６６の出力は、リード−２８を介して、変
換器３６およびアンド・ｒ−ドア　Ｇに供給され、リー
ド縁２６を介して、周波数カウンタ３０および変換器３
６にポンプ・′ｆツｆ信号を供給する。

データ記録の技術分野では、書データ速度１という用語
は、データが転送される速度を表わす。

所足のデータ速度で送られるデータは、入力信号におけ
る遷移により与えられる。例えば、典型的なグループ符
号による記録方法によれば、１行に、薯Ｏ“ビットを含
んでいるセルが２つ以上ないこと？：条件として、１１
１ビツトを含んでいる各データ・セルについては、信号
中の遷移が用いられ、ｔＯＷビットヲ含んでいる各デー
タ・セルについては、信号中に遷移のないことが用いら
れる。それ故、グループ符号の記録方法では、遷移は、
データ速度（連続した−１“ビット）あるいは１４のデ
ータ速度（”　１　”のビットの後に１ｏ１のビットが
続き、さらに′１−のビットがｄ＜場合）あるいは偽の
データ速度（−１″のビットの後に２つの”０“のビッ
トが就き、さらにａｌｌのビットが続く場せ）で発生す
る。

以、Ｅのことを考慮しながら、本発明によるクロック回
復装置の動作を説明する。ＶＣ’０１４は、サイクル速
度がデータ速度の１６倍のクロック信号を供給する。ク
ロック信号は、遷移検出器１０に供給され、データ遷移
に追随する（また一致する）−ａ＝器１４からのクロッ
ク信号に一致するデτり・パルスが供給される。第６図
に示されるように、データ４移は、リードａ２２上で基
準クロック信号より進んでいるかも知れないしく第６Ａ
図）。

基準クロック信号よりも遅れているかも知れない（第６
Ｂ図）。位相検出器１６は、基準クロックによりデータ
遷移のに相を検出し、　ＶＣＯ１４の周波数１ｄよび位
相を調整するようＤＡＣ’　３４および３６を操作する
。立相の補正は、周波数の補正とは独立にＤＡＣ３６に
より行なわれ、一方周波数の補正は、発掘器１４の周波
数１に設定するようにＤＡＣ３４を制御する周波数カウ
ンタ３０のカウントｖｍ減させることにより行なわれる
。それ故、大まかにぎえは、位相検出器１６は、出力ク
ロックを基準にしてデータ・パルスの相対位置を検査し
、周波数カウンタ３０をステップさせるかどうかの犬走
を行なう。以下に明らかとなるように、周波数の調整は
位相の調整を必要とし、位相の調整は周波数のａｌｌ！
ＩＩＩを必貴とする。

位相検出器１６のレジスタ５８は１発振器１４（基準ク
ロック出力の速度の１６倍で動作している）からのクロ
ック信号により連続的にステップされる。遷移検出器１
０が、基準クロックから位相のずれたデータ遷移を検出
すると、ポンプ・アップまたはポンプ・ダウンの条件を
表わす信号がＦＲＯＭ　５６およびレジスタ５８に貯え
られる。遷移信号が、基準クロックの位相からどの位ず
れて発生するかによって、　ＰＲＯＭ　５６は、カウン
タ３０の多数のステップ変更が行なわれるようプログラ
ムされる（この点は後に説明する）。ＦＲＯＭ　５６お
よびレジスタ５Ｂは、基準クロック２２０位相に対して
現データ・セル遷移の相対位相を比較し、遷移が基準ク
ロックより運んでいるか遅れているかにより、カウンタ
３０および変換器３６にポンプ・アップまたはボンデ・
ダウンのｆｆ１号を供給する。

位相検出器１６は、クロック・パルスに対するデータ遷
移の相対値Ｉｔを決定し、その位置と、８１ｒのデータ
・セルのデータ遷移の位置とを比較する。

現セルの遷移の位ｆ（位相のずれ）が前のセルのものと
反対であれば、位相検出器１６は、カウンタ３０におい
て変更を開始しない。しかしながら。

両方のセルにおけるデータ遷移の位置が比較的同じであ
れば、位相検出器は周波数カウンタをステツノさせる。

いずれの場合も、周波数カウンタ３０および変換器３６
に供給されるボンデ・アップ信号は、遷移除去の方向を
反映する。従って、周波数カウンタの更新は、単一セル
のヒステリシスを与え、基準クロック周波数の種度を改
善するために１セル遅らされる。

第６Ａ図および第６Ｂ図を参照して、位相検出６１６に
よるポンプ・アップおよびポンプ・ダウンについて説明
する。発振器１４からのクロックのカウント９から１６
および００間に発生するデータ・パルスは、位相検出器
によりポンプ・アップ条件として処理され、カウント１
から８までの間に発生するデータ・パルスは、ポンプ・
ダウン条件として処−される。それ故、第３Ａ図で、デ
ータ遷移は基準クロックより進んでおり、遷移検出器１
０からのデータ・パルスは、ポンプ・アップ境界条件で
発生される。第６Ｂ図において、データはクロックより
遅れており、データ・パルスはポンプ・ダウン境界で発
生され、それ故ポンプ・ダウン条件で発生される。逆の
境界で発生する連続のデータ・パルスは周波数の変更を
必要としないが、同じ境界で発生する連続のデータ・パ
ルスは周波数の変更が必要である。先に述べたように、
位相検出器１６は、周波数の変更の必要性を検出し、そ
れに応じてカウンタ３０を動作させる。

第４図を参照して、本発明による周波数の補正について
説明する。先に述べたように、入力データ・パルスは、
ポンプ・アップま九はポンプ・ダウン境界のいずれかで
発生する。第４図においてデータ・パルス７２および７
８は、ポンプ・ダウ。

ン」寛界にあり、データ・パルス７４および１６は。

ポンプ・アップ境界にある。ＦＲＯＭ　５６およびレジ
スタ８Ｊ８は、データ・パルスの位１１に検出し。

第４図に本質的に示されるように、ポンプ・アップ１６
号を発生する。（後に説明するように、ＦＲＯＭ５６お
よびレジスタ５Ｂにより発生される都ンゾ・−アツ７°
旧号は、位相制御のためにポンプ・エネイブル信号と論
理積がとられる。このようにして、実際には、第４図は
論理積をとった後のポンプ・アップ信号を示している。

ＦＲＯＭ　５８およびレジスタ５８により発生されるポ
ンプ・アップ信号は、実際には、データ・パルスの境界
条件に従う。）パルス７４および１６は、連続してポン
プ・アップ領域にあるから、ＦＲＯＭ　５６およびレジ
スタ５８は、両方のパルスの位相ずれが同じ方向にある
ことを検出し、パルス８０で示されるようにステップ・
カウント信号を発生させる。ボンデ・アップ信号および
ステップ・カウント信号は、アップ・ダウン周波数カウ
ンタ３０に・供給される。

周波数カウンタ３０は、１１１にプリセットされた破上
位ビットおよびＭＯ−にセットされた他の全てのビット
を有する７ピツトのカウンタであることが好ましい。こ
れにより、±６２チの周波数範囲にわたって０．５チの
周波数種度が与えられる。周波数カウンタ３０は、カウ
ンタ１ｋｍ定位置にプリセットするｄ取りエネイブル信
号により初期化される。

カウンタ３０は、位相検出器１６からのポンプ・アップ
信号およびステップ・カウント信号を検出し、ステップ
・カウント信号中のステップ・カウント・パルスの数だ
け、ポンプ・アップ信号の条件により示される方向にカ
ウンタのカウントの増減を行なう。第４図に示される例
では、ポンプ・アップ１ｄ号が高いと、カウンタ３０の
カウントは壇カロされる。（連続するデータ・パルスが
ポンプ・ダウン境界にあれば、ステップ・カウント信号
が発生される時ボンデ・アップ信号は低く、カウン夕３
０のカウントは減少される。ＶＣＯ１４の谷クロック・
サイクルの間、カウンタ３０のカウントは、周波数のデ
ィジタル・カウントとして変換器３４に供給される。そ
れ故、カウンタ３０に貯えられたカウンタに変化がある
と、ディジタル信号においても対応した変化が発生する
。カウンタ３０のカウントが１つだけ増加されると、変
換４３４に供給されるディジタル信号も増加され、参照
番号８２で示されるように、ＶＣＯ１４に供給される制
＠１圧が増大されろ。

位相補正が行なわれない場合１，７８４図の破線で示さ
れるような制Ｓ［圧が発生される。しかしながら、シス
テムを安定化するための減衰要素として、位相変換器３
６が設けられており、位相成分すなわち位相補正が、Ｖ
ＣＯ１４を制御するために、周波数補正に加えられる。

実−によると、２〜３０位相対周波数の補正比（ＰＦＲ
）が最適であり、蝋も艮い結果はＰＦＲ＝　２．５の１
合に得られる。ＰＦＲＯ埴がおよそ２以下であると、シ
ステムは減攪が少しばかり不足し、ＰＦＲＯ）値がおよ
そ４以上であれば、システムは幾分過減衰となる。第５
図は、ＰＦＲＯ値が３．００）部付の滅べ効果を示す。

第５図に示されるように、ＰＦＲ＝　５で、周波数が１
００の場合、１２．５　％の位相ずれが、およそ１０の
セル内で補正される。０．５チの周波数増分については
、ＰＦＲ＝　２．５のｉ台、位相補正は±１．２５優で
ある。

第４図に示されるように、レジスタ５８により発生され
るポンプ・アップ信号は、実際上、データ・パルスの条
件に従う。従って、ポンプ・ダウン境界にあるパルス１
２によりポンプ・アップ信号は低くなり、ポンプ・アッ
プ境界のパルス７４および７．６によりポンプ・アップ
信号は高くなり、そのままである。ポンプ・ダウン境界
のパルス７１によりポンプ・アップ信号は低くなる。し
かしながら、カウンタ３０および変換器３６に供給され
るポンプ・アップ信号は、アンド・ｒ−ドア０によりポ
ンプ・エネイブル信号と論理積がとられる。ポンプ・エ
ネイブル信号は、）ｆ−トロ４、ｔ）６，６８：Ｆ６よ
びフリップ・フロラ７°６０および６２により発生され
、その構成によると、ＩＯ−ビットのセルに続く基準ク
ロック１１１号により低くなる４曾を除いて、ポンプ・
エネイブル信号は常に高い。従って、ポンプ・エネイブ
ル信号は、参照命号８４で示されるように低くなり、ポ
ンプ・アップ信号は低い状態となる。ポンプ・エネイブ
ル１ｄ号が商い状態になると、ポンプ・アップ信号は尚
〈なり、ポンプ・ダウン境界のデータ・パルス７８によ
り低くなる。（パルス１８がポンプ・アンプ境界にあっ
たとすれば、ポンプ・アップ信号は高いままであり、カ
ウンタ３０のカウントを再び増加するために、もう１つ
のステップ・カウント信号が発生される。

ＤＡＣ３６は、本質的に６進の装置である。すなわち、
６つの状態、（１）正の現出力、（３）零出力または（
３）負の現出力の中のどれか１つの状態にある。

ポンプ・エネイブル信号が＾いと、ポンプ・アップ信号
が高いか低いかにより、ＤＡＣ３６の出方は正または貞
となる。しかしながら、ポンプ・エネイブル信号が低い
と、ポンプ・アップ信号の状−に＋Ａ係なく、ＤＡＣ３
６の出力は零である。データ４移のない（”０’のデー
タ値）ドリフト状態の間、ポンプ・エネイブル信号が低
いから、実際上ＤＡ０３６は、低いポンプ・エネイブル
信号により機能抑止され、データ遷移が再び発生するま
で、クロック回復装置はその状態のままである。

第４図に示されるように、ＶＣＯ１４に供給される実際
の制御這圧は、６つの値、すなわち、ＤＡＣａ４により
設定された公称（圧（すなわち、ポンプ・エネイブル信
号が低い場合）、ＤＡＣ３６により検出されたポンプ・
アップの状態により公称電圧に加算して得られる公称電
圧よりも高い電圧、およびＩ；）ＡＣ３６により検出さ
れたポンプ・ダウンの状態により公称電圧から引き算し
て得られる公称電圧よりも低い電圧の中のいずれかの値
である。

基準クロックの位相は、あるセルについてＶＣＯの周波
数を増減することによってＶＣＯの周波数を使って変更
することができる。さらに、周波数がデータにロックさ
れると、位相制御により同期した位相より進めたり遅ら
せたりすることができる。

本発明の１つの特徴は、入りデータ速度に対する、基準
クロックすなわちクロック出力信号の加速同期にある。

これは、リード巌１８にキャゾテヤ１ｄ号を設定し、位
相検出器１６、および時にＦＲＯＭ　５６およびレジス
タ５８により、クロックとの同期が６．２５１以上ずれ
たデータを検出することによって実現することができる
。先に述べたように、レジスタ５８の下位の４つの出力
は、カウンタとして動作し、各基準クロック・サイクル
について１６までのカウントを計数し、レジスタ５８の
カウント出力はＦＲＯＭ　５６と共同して、第６図およ
び第４図に示されるように、基準カウントおよびポンプ
・アップ、ポンプ・ダウン境界を設定する。このように
して、第３Ａ図に示されるように、データが基準クロッ
クより進んでいると、遷移検出器１０により発生される
データ・パルスによって、　ＦＲＯＭ　５６およびレジ
スタ５８は、ポンプ・アップ信号を発生し、またデータ
が基準クロックより遅れると、ポンプ・ダウン信号が発
生される（第６Ｂ図）。第６図および第４図に示される
状態は、データが基準クロックとの同期はずれが６．２
５　％以上の場合、すなわち、データ・パルスが、“０
“（ポンプ・アップ）ｔたはｆｉｌ（、ｊｅンデ・ダウ
ン）基準カウントのいずれかで発生する場合である。

第６図および第７図は、加速同期の方法を示す。

第６図において、データは６．２５　Ｓ以上基準クロッ
クより進んでいる。特に、第６図のデータはクロック信
号より進んでおり、遷移検出器１０により発生されるデ
ータ・パルス９０は、レジスタ５８内の基準カウントが
１１５−のカウントにおいて発生する。遷移検出器１０
からのデータ・パルス９０およびレジスタ５８からのカ
ウントを受は取るＦＲＯＭ　５６は、カウント１１５１
においてデータ・ｚｆルス９Ｑの一致を検知し、レジス
タ５８によりリード巌９４にフラグ１６号９２がセット
される（第２図）。また、ＦＲＯＭ　５６からのフラグ
信号により、レジスタ５８のカウンタの部分は（前のカ
ウントに関係なく）’２’のカウントに強制的に設定さ
れ、ポンプ・フラグ１１号はセットすなゎち尚い状態に
される。さらに、ＰＲＯＭ　Ｓ　６は、ＶＣＯクロック
１ぎ号の６つのサイクルの間、ステップ・カラン）　Ｉ
Ｎ号９６を−い状態にセットする。６つのカウントの期
間ポンプ・アップ信号が高く、ポンノ副御１ｄ号９６が
誦いと、カウンター−０内のカウントは６つだけ増加さ
れ、従ってＶＣｏ　１４に供給される市制御４圧信号９
８が増大される。第６図に示されるように、市Ｌｔｌｌ
邂圧は、ステップ・カラン）＋に号９６が尚い６つのカ
ウントの間、各ＶＣＯクロック・サイクル苺に増大され
る。第６図に示されるように、クロックがデータの６．
２５１内にあれば、動作は先に述べた正常動盲に戻る。

このようにして、データ・パルス１０Ｇが、Ｑｊのカウ
ントにあり、データが依然としてクロックより進んでい
ることを示し、しかし６．２５　％以下であれば、ＶＣ
Ｏ１４の周波数においては唯１つのステップ（０，５％
）だけ増加される。

同様に、第７図に示されるように、データが６．２５１
以上クロックより遅れると（例えば、データ・パルスが
基準カウント−２省にある）、ＦＲＯＭは、先に述べた
ようにフラグ信号およびステツノ・カウント信号をセッ
トし、ポンプ・アツプイぎ号を低い状態（ポンプ・ダウ
ン状態を示す）にセットし、それによりカウンタ３０の
カウンタが６のカウントだけ減少され、ＶＣｏ　１４に
供給される１ｔＩＩＩ御イ圧が対応して減少式れる。ま
た、ＦＲＯＭ５６は、（前のカウントに関係なく）レジ
スタｂ８のカウントを留１１のカウントに設定する。

また、遷移検出器１０からのデータ・パルスが再び１１
“のカラン）　（６，２５％以内の同期を示す）にあれ
ば、回復装置は先に述べた正常の動作に戻る。

先に述べたように、位相ディジタル・アナログ変換器３
６により、周波数ディジタル・アナログ変換器３４によ
り与えられる補正のおよそ２．５倍の、ｍ優が与えられ
ることが好ましい。それ故、正常動作の間、周波数カウ
ンタ３０の単一ステップにより、　ＶＣＯ１４の周波数
において０．５優の変化が発生され、位相において対応
する１、２５　％の変化が位相ＤＡＣ３６により発生さ
れる。基準クロッりの加速同期の間、６．０優の周波数
ずれは、第６図および第７図に関連してｄＪｌ明したよ
うに、６つのカウントのステツノにより発生され、７．
５−の位相ｒれが発生される（レジスタ５８０カウント
を増減することにより６．２５　％シフトされ、ＤＡ０
３６により１．２５　％シフトさせる）。このようにし
て、ＰＦＲを２．５に維持することにより安定性が保愕
される。

加速周波数同期により加速同期しない場合よりも少ない
時間で同期がとれることが分るだろ、う。

このようにして、加速周波数同期でない場合、６２％の
周波数差があると、同期をとるために６４のデータ・セ
ルが必要とされ、一方加速周波数同期の場合、わずか２
１のセルが必要であり。

また、データ遷移は周波同期のために必要であり、谷セ
ル母に６優の補正で９のセル、および０．５価補正のセ
ルが１２必安である。同期がとれると、キャプチャ信号
は、正常の動作から除去される。

ＰＲＯＭ　５６内のアルイリズムは、加速（キャプチャ
）機能について以Ｆのように要約される。

デーデル１−データ捕捉アルイリズム Ａ、遷移検田器１ｏからのデータ・パルスが基準カウン
ト−０−の間に発生すると、 １、ポンプ・アップ信号を尚い状態にセットし、かつ ２、ポンプ・アップ信号が前のデータ・パルスからすで
に高い状態にあれば、１つのＶＣＤクロック・サイクル
についてステップ・カウント信号をセットする。

Ｂ、遷移検出６１ｏからのデータ・パルスが基準カウン
ト−１１の間に発生すると、 １、ポンプ・アップ信号を低い状態にリセットし力１つ ２゜ｆ　７７’・アップ信号が前のデータ・パルスから
すでに低い状態にあれば、１つのＶＣＯクロック・サイ
クルについてステップ・カウント１８号をセットする。

Ｃ３遷移検出器１ｏからのデータ・パルスが基準カウン
ト１２ｕ〜”８１の間に発生すると、１、ポンプ・アッ
プ信号を低い状態にリセットし、２．６つのＶＣｏクロ
ック・サイクルについてフラグ信号をセットし、 ６、レジスタ５Ｂ中のカウント１に：強制的に１１１に
設定し、がっ ４、フラグ１６号の間、ステップ・カウント信号をセッ
トする。

Ｄ、　　４移検出器１ｏがらのデータ・パルスが基準カ
ウント１９”〜°１５＠の間に発生すると、１、ポンプ
・アップ信号を高い状−にセットし、２．６つのＶＣＯ
クロック・サイクルについて・フラグ１６号をセットし
、 ６、レジスタ５８のカウントを強制的に“２’に設定し
、かつ ４．４．フラグ信号の間についてステップ・カウント信
号をセットする。

以ヒの説明は、ピークずれを含んでいないデータに関す
るものである。磁気テープに記録されたデータは、ある
一定電のピークずれを含んでいる。

例えば、ピークずれは、グループ符号記録（ＯＣＲ）に
おいては大きな問題である。通常、ピークずれは、：＃
のデータ・セルを囲むデータ遷移に発生する。一時的ド
ロップアウトによる低い振幅データによりすべての遷移
にピークずれが発生される。

縄い周波数パターン（１）および低い周波数パターン（
０）のｌｉ５で変化するデータ・パターンにより引き起
されるアップ・ストリームおよびダウン・ストリームの
ずれがピークずれに影響を与える。本発明によれば、Ｆ
ＲＯＭ　５６内の特別なアルイリズムを使用することに
よりピークずれの補正を行なうことができる。磁気テー
プのデータ回復については、ポンプ・アップおよびポン
プ・ダウン境界を５つの区域（先に述べた２つの区域の
代りに）に分割することが好ましい。ポンプ・ダウン境
界について、５つの区分は（１）カウント”　１　’　
（６，２５チ以−Ｆの位相ずれを示す）、（２１カウン
トＣ２−および’　３　”　（６，２５％および１８．
７５１間の位相ずれを示す、（３）カラン）’４’およ
び留５１（１８，７５チおよび３１．２５１間の位相ず
れを示す、（４）カウント”６１および嘗７　”　（３
１，２５％および４３．７５優間の位相ずれを示す、お
よび（５）４５．７５チおよび５０％間の位相ずれを示
すカウント１８°である。同様に、ポンプ・アップ境界
の５つの区分は、（１１カウント”　０　’　、ｔ２）
カウント“１４■および”　１５　’　、（３１カウン
ト１１２′および“１３　”　、４４１カウント１１０
１および１１１１、および（５）カウント１９＠である
。第１の区分（カウント１０１または”１”）について
は、補正を行なう決定は、先に述べたように、前のサイ
クルの状態に基づくことが望ましい。第２の区分（カウ
ント鋳２１、−６・、”１４”または−１５−）につい
ては、フラグ信号がセットされていなければ、６．２５
　％だけ位相シフトすることが１ｉｌｔＬい。

第６の区分（カウント冒４１％　１５・、１１２１およ
び°１６１）については、６．２５優の位相シフトが望
ましく、第４および第５の区分（カウント１６″から”
１１１まで）の間は、１２．５１の位相シフトが望まし
い。さらに、第５の区分（カウント−８１および’９’
）については、５０優に近づくピーク・シフト誤差の外
部装置に＃報を出すために誤差信号を発生させる。また
、０．５−の周波数シフトは、位相シフトが隣んだもの
について望ましい。第８Ａ図−第８Ｅ図および第９Ａ図
−第９Ｅ図は、装置の動作を示す。

ＦＲＯＭ　５６が、カウント１４１から１１６１（１８
，７５％以上の位相ずれを示す）の中のいずれかに遷移
検出器１０からのデータ・パルスを検出すると、ＰＲＯ
Ｍ　Ｓ　６によりフラグ信号がセットされる。フラグ１
ｄ号は、以下に説明するように、クリアされるまでセッ
トされたままである。また、データ・パルスがカウント
−１２書または１１６１に発生すると、ＦＲＯＭ　５６
によりレジスタ５Ｂ内のカウントがさらに１カウントだ
け増加され（第８Ｄ図）、データ・パルスがカウント−
４１または”５″に発生すると、レジスタ５８内のカウ
ントは、第９Ｄ図に示されるように、ＦＲＯＭ　５６に
より１カウントだけ減少される（実際には、１つのｖＣ
Ｏクロック・サイクルの間そのカウントを保持する）。

同様に、データ・パルスがカウント曽６１から１８１ま
ｋは−９１から１１１１に発生すると、レジスタ５８内
のカウンタは、２カウントだけ増加され、あるいは減少
される（＠８Ｅ図および第９Ｅ図）。また、データ・パ
ルスが、カウンタ１８“または１９１のいずれかに発生
すると、ＦＲＯＭ　５６によりレジスタ５８は出力リー
ド＃ｉ２０に位相誤差１ｄ号を発生する（第１図および
第２図）。位相−屋１ｄ号は、ピーク・シフト誤差が４
３．７５％および５０％間にあることをシステムに伝え
るために使用される。

データ・パルスがカウント１２１．１３１１１１４°ま
たは１５１内にあれば、フラグ信号がセットされていな
い場合のみ、レジスタ５ｓ内のカウンタは、ＰＲＱ’ｌ
ｈ　５６により１カウントだけ増加または減少される。

フラグがセットされていると（例えば、データ・パルス
がカウントＩ４１〜“１６１内に発生した前のセル卆ら
）、レジスタ５８内のカウントは、データ・パルスの方
向が罰のセルと同じである場合にのみ、増加され、ある
いは減少される。もしその方向が前のセルと反対であれ
ば、レジスタ５８内のカウントは、正常動作の４０のよ
うに増加される。これはｍｓＢ図、第８０図、第９Ｂ図
および第９Ｃ図に示されており、フラグがセットされて
いなけれ２ば、カウントは、ポンプ・アップ状態につい
ては１カウントだけノ曹カロされ、ポンプ・ダウン状−
については１カウントだけ減少される。また、ポンプ・
アップまたはポンプ・ダウンの状態が、前のセルと反対
であれば、ＰＲＯＭ　５６は区分１および２の状態でフ
ラグ信号をリセットする。従って、プラグがポンプ・ア
ップ状態（例えば、カウント曾９１からカウント−１６
「まで）の間にセットされ、ポンプ・アップ状態がカウ
ント１１４ｓまたは１１５Ｉで検出されると、フラグは
セットされない。フラグ信号は、ポンプ・アップまたは
ポンプ・ダウン状暢の反転が検出された場合にのみリセ
ットされる。

フラグがセットされ１反転状態が検出されると、カウン
トｌ　２　ｆ、１６＠、Ｗ１４１または１１５１におけ
るデータ・パルスは、レジスタ５８中のカウントを増減
させない。特に、第８Ｃ図および第９Ｃ１ｄ、およびそ
れらの左側のデータ・パルス参照されたい。

データ・パルスがセルＩＱＩまたは一１勝に発生すると
、レジスタ５８内のカウントは増加するのみである。フ
ラグが予めセットされていると、ボンデ・アップまたは
ボン７°・ダウンの状態が前のサイクルと逆であればフ
ラグはリセットされる。

第８図および第９図の検討から明らかなように、レジス
タ５８内のカウンタの各増加または減少により出力クロ
ック信号の位相が６．２５優だけ変えられる。

各補正サイクルの間、単一のステップ・カウント１６号
は、ポンプ・アップ信号の状態により、゛カウンタ３０
内のカウントを１カウントだけステップさせるために発
生される。しかしながら、第６図および第７図に関して
与えられる粂件とは違って、周波数カウンタへの単一ス
テップのみが実現される。それ故％　１５．７５　％ま
での位相補正は、０．５優の周波数シフトによってのみ
実現される。

従って、０．５優の周波数シフトは、変Ｉ！！４器３６
（ＰＦＲ＝　２．５　ｆ用）による、対応する１、２５
　％の位相シフトと泣相横出器１６による１２．５−ま
での位相シフトを使用する。磁気テープのデータ回狽の
ためのアルゴリズムは、テーブル■に要約される。

テーブルロー磁気テープ用データ回復アルゴリズム Ａ、遷移検出器１０からのデータ・パルスが基準カウン
ト１６１から１１１１で発生すると、１、ポンプ・アン
プ１ぎ号？：適当な方向にセットしく６−からｓ　８　
ｗまでについては低い状態に、“９“から“１１“まで
については高い状態にセットする）、 ２、フラグ１ぎ号をセットし、 ３、　’　９　”から“１１１までについてはレジスタ
５８に２カウントカｏｓし、１６１から“８書までにつ
いてはレジスタ５８から２カウント引＠算することによ
り１２．５　’４０位相補正を行ない、 ４．１つのｖＣＯクロックについてステップ・カウント
１８号をセットし、かつ ５、・８ｍまたはＣ９−については位相誤差イを号をセ
ットする。

Ｂ、遷移検出器１０からのデータ・パルスが基準カウン
ト１４１．１５１、′１２１ま九は“１６１０間に発生
すると、 １、ポンプ・アップ１ぎ号を適当な方間にセットし、２
、フラグ１６号をセットし、 ３、　’　１２　”または０１６１についてはレゾスタ
コ８に１カウントカ日算し、１４１または響５゜につい
てはレジスタ５８から１カウント７１！算することによ
り６．２５　％の位相補正を行ない、かつ ４．１つのｖＣＯクロックについてステップ・カウント
信号をセットする。

Ｃ９遷移検出回路１０からのデータ・パルスが基準カウ
ント１２１．１３１．１１４１または・１５“の間に発
生すると、 １、ボンデ・アップ１ぎ号を適当な方向にセットし、２
、　（ａ）フラグがセットされていないか、または（ｂ
）フラグがセットされておりかつポンプ・アップまたは
ポンプ・ダウンの状態が前のデータ遷移と同じならば、
レジスタ５Ｂのカウントを１力ウント項加させるか減少
させることにより６．２５　％の位相補正を行ない、６
、ボンデ・アップまたはポンプ・ダウンの状−が前のデ
ータ遷移のものと同じならば１つのＶＣＯクロックにつ
いてステップ・カウント信号をセットし、 ４、ボンデ・アップまたはポンプ・ダウン状態が前のデ
ータ遷移のものと逆ならばフラグ信号をリセットする。

Ｄ、遷移検出−１５１０からのデータ・パルスが基準カ
ウント１０１または−１１の間で発生すると、１、ボン
デ・アップ信号を適当な方向にセットし、２、ボンデ・
アップまたはポンプ・ダウン状態が前のデータ遷移のも
のと同じならば、１つのＶＣＯクロックについてステッ
プ・カウント信号をセットし、 ６、ポンプ・アップまたはポンプ・ダウン状態がｎσの
データ遷移のものと逆ならば、フラグ信号をリセットす
る。

本発明の１つの特徴は、アナログの位相ロックルーゾ回
路で必要どされるような１１１ｍ別のフィルタを使用し
ないで複数のデータ速度周波数を回復させるために回譲
システムが使用されることである。

このようにして、　ＶＣＯクロック信号は、システムの
−な定性を妨吾することなく、出力クロックを導くたり
に分周される。位相および周波数補正は、データ・セル
の比率に基づいている。ＶＣＯクロックを分周すると基
準クロックが低められ、補正比率に影＃を与えることな
くａ数のｖｃｏクロック信号を供給することができる。

以ヒ述ぺた通り、位相ＤＡＣ３６は、ａ±１．２５俤の
位相シフトを与える６進の装置である。実際、ＤＡＣ３
６は、２つだけのピット位置を使用する８ビツトのＤＡ
Ｃである。所望なら、１．２５　％の倍数の位相補正を
竹なうためにＤＡＣ３６の他のピット位置を使用するこ
とができる。例えば、ＤＡＣ３８の５つのピット位置を
使用すれば、１８．７５　優までの１．２５　％のｆｅ
ｄの位相シフトを行なうためにＤＡＣ３６を使用するこ
とができる。従って、ＤＡＣＪ６は、所望の６．２５％
および１２．５チの位相シフ）ヲ行なうために使用する
ことができる。しかしながら、追加のピット位置を動作
させるようにＤＡＣ３ｔｉを使用するためには、位相検
出器１６のレジスタ５Ｂは、対応してＤＡＣの追加の谷
ビット位置入力を駆動する１固別のレジスタ出刃を増大
させる必要がある。また、レジスタ５８の代りにＤＡＣ
３６で位相補正を行なうためには、ＰＲＯＭ　５６にお
ける追加のプログラミングが必要である。

本タロツク回復システムは、如何なる人力データ・スト
リームからのクロック信号をも回復するために使用する
ことのできる汎用のクロック回復システムである。位相
検出器のＦＲＯＭに貯えられた回復アルゴリズムは、異
なる人力データ・ストリームについては変更してもよい
。周波数選択においてディジタル・システムである１本
発明によるクロック回復システムでは、アナログの位相
ロックループ回路で見られる不安定性、ドリフトおよび
一度の問題は見られない。その代り、クロック周波数は
、周波数カウンタ３ｏの内容により制御される。データ
がドロップアウトすると、周波数はドリフトしたり、変
化したりしないだろう。

また、本回狽表直は、正確な周波数同期を潜るために尚
周波発振器を必要としない。その代り、周波数カウンタ
に関連して作動される電圧制御発振器により、わずか８
ビツトの周波数カウンタを使用して０．２５　％の周波
該櫨度が得られ、また士６２≠の周波数範囲が・潜られ
る。

以Ｈの通り、本発明によると、−作Ｆの効果が者しく、
製造費用がかからず、従来の装置よ、りさらに−ゲ定な
りロック回復装置が得られ、最小のジッター、数置され
たロック範囲、および最小のアクセス・タイムで同期が
得られる。

本発明は、−しＩＪとして図面に示され、明細薔中で説
明した実施例に限定されるものではなく、特許請求の範
囲によってのみ制限を受けるものである。

【図面の簡単な説明】 ４１図は、本発明の好ましい実施例によるクロック回漠
装−のブロック図である。 、Ａ２図は、第１図に示される装置の一部のブロック図
である。 第６Ａ図、第６Ｂ図および第４図は、回復装置り動作を
説明するために有用なタイミング図である。 第５図は、本発明により得られる結果を示す波形図であ
る。 第６図および第７図は、本発明の加速モードのは、ピー
クずれの問題について、本発明の詳細な説明するために
Ｍ効なタイミング図である。 １０・・・遷移検出器、１４・・・電圧制御発振器。 １ト・・位相検出器、３ｏ・・・アップ・ダウン周波数
カウンタ、３４・・・周波数ディジタル・アナログ変換
器、３６・・・位相ディジタル・アナログ変換器、３８
・・・反転回路、４０・・・増幅器、５６・・・ノログ
ラム”７Ｍ１４なｄ取り専用メモリ、ｂ８・・・レジス
タ。 代理人　　浅　村　　　皓 外４名 ９３、μ ’Ｊｔ）、、５ｆ３

Claims (1)

1. 【特許請求の範囲】 （１）一連の符号化データ信号から成る入力データ速度
   の位相および周波数にロックされ走出力クロツク信号を
   発生するためのクロック回復装置であって、前記データ
   信号を検出する丸めのデータ検出装置と、アナログ信号
   に応答し、前記アナログ信号の櫃７に表わす発振周波数
   の第１のクロック信号を発生するための発振装置と、前
   記第１のクロック信号に応答し、前記出力クロツク１ｉ
   ！号を発生するために前記第１のクロック信号の発振を
   周期的に計数するレジスタ装置および前記レジスタ中の
   カウントと前記データ検出装置に応答し、各データ１ｇ
   号および前記出力クロック信号間の相対的位相関係を決
   定し、前記相対的位相関係に関する１１ｆ報を貯えるた
   めのメモリ装置を含む位相検出装置と、カウントを貯え
   る丸めのカウンタ装置と、前記カウンタ装置中のカウン
   タに応答し、前記アナログ１ぎ号を発生するだめの変換
   装置とを含んでおり、Ａｉｌ記メセメモリ装置データ信
   号の相対的位相関係および前の相対的位相関係に関する
   蓄積情報に応答し、前記カウンタ装置中のカウントを選
   択的に増減させるように前ｄピカウンタ装置を作動させ
   、もって前記第１のクロック信号の周波数を変えること
   を特徴とするクロック回復装置。 （２、特許請求の範囲第１項に記載のクロック回復装置
   であって、前記メモリ装置は、所定１７ｋを越える相対
   的位相関係に応答し、前記カウンタ装置中のカウントを
   選択的に増減させるように前記カウンタ装ＴＩｋヲ作動
   させ、以って前記第１のクロック信号の周波数を変える
   ことを特徴とするクロック回復装置。 （３１特許請求の範囲第１項記載のクロック回復装置で
   あって、前記メモリ装置は、所定量を越える相対的位相
   関係に応答し、前記カウンタ装置中のカラントラ選択的
   に増減させるように前記レジスタ装置ｔｖ作動させ、以
   って前記出力クロック信号の位相を変えることを特徴と
   するクロック回復装直。 （４）特許請求の範囲第６項に記載のクロック回復装置
   であって１ｍ１ｌｌ記レジスタ装置は、各々１６の第１
   のクロック・サイクルに対して１つの完全な出力クロッ
   ク・サイクルを与える１６カウントのレジスタであり、
   前記メモリ装置は、６．２５−以ヒの位相関係を検出す
   ると、前記レジスタ装置中のカウントを１カウントだけ
   選択的に増減させるように動作し、３１．２５１以上の
   位相関係を検出すると、前記レジスタ装置中のカウント
   を２カウントだけ選択的に４減させるように動作すると
   とを特許とするクロック回復装置。 （５）特許請求の範囲第４項にｍｒ２載のクロック回復
   装置であって、前記メモリ装置は、１８．７５１以上の
   相対的位相関係を検出すると、フラグ信号ｔセットし、
   前の相対的位相関係に関する蓄積情報と逆方向に１８．
   ７５　％以下の相対的位相関係を検出するとフラグ信号
   をリセットし、前記フラグ信号がセットされておらず、
   前記メモリ装置が６．２５チおよび１８．７５幅間の位
   相関係を検出すると、＋ｍ　４己レゾスタ装置中のカウ
   ントが１選択的に増減されることを特徴とするクロック
   回復装置。 （６）−遅の符号化データ１ｇ号から成る入力データ速
   度の位相および周波数にロックされた出力クロック１に
   号を発生するためのクロック回４１装置であって、前記
   データ４６号を検出するためのデータ検出装置と、アナ
   ログ信号に応答し、前記アナログ信号のＩｖｉを表わす
   発振周波数の第１のクロック信号を発生するための発振
   装置と、前記第１のクロック信号に応答し、前記出力ク
   ロック信号を発生するために前記第１のクロック信号の
   発振を周期的に計数するレジスタ装置および前記レジス
   タ中のカウントと前記データ検出装置に応答し、各デー
   タ１ｄ号および前記出力クロック信号間の相対的位相関
   係を決定するためのメモリ装置を含む位相検出装置と、
   カラントラ貯えるためのカウンタ装置と、前ｄ己カウン
   、り装置中のカウンタに応答し。 ６１１６己アナログ１ｄ号を発生するための変換装置と
   を言んでおり、前記メモリ装置は、所定量を越える相対
   的位相関係に応答し、前ｍｌカウンタ装置中のカウント
   を選択的に増減させるように前記カウンタ裟１を作動さ
   せ、以って前ｄ己載１のクロック１６号の位相を変える
   こと′Ｊｋ：時倣とするクロック回復装置１ｔＯ （７）％許請求の範囲第１項〜＄６項のいずれ力為にｄ
   ピーのクロック回復装置であって、＠記位相横出装置に
   応答し、実現される位相シフトを表わす第２のアナログ
   信号乞発生するための第２の変換装置と、前記発振装置
   ｉ１を動作させるために、前記第１のアナログ１ｄ号と
   第２のアナログｍ号を加算するための−ｔ装置とを含有
   したクロック回復装置。