JPS58182820A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58182820A JPS58182820A JP6660582A JP6660582A JPS58182820A JP S58182820 A JPS58182820 A JP S58182820A JP 6660582 A JP6660582 A JP 6660582A JP 6660582 A JP6660582 A JP 6660582A JP S58182820 A JPS58182820 A JP S58182820A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- current
- emitter electrode
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 19
- 239000002184 metal Substances 0.000 abstract description 19
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 description 7
- 239000011888 foil Substances 0.000 description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- 230000006378 damage Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係り、特に大電力用
トランジスタやダート令ターンやオフ型サイリスタの電
極部の構造に関すゐ。
トランジスタやダート令ターンやオフ型サイリスタの電
極部の構造に関すゐ。
第1回は大電力用トランジスタのチッfIt−外囲器(
セラミックケース)2内に封止した平 −型索子の構
造を示す断面図である。なお、3はエミッタ電極、4は
コレクタ電極、5はペース取出し電極である。
セラミックケース)2内に封止した平 −型索子の構
造を示す断面図である。なお、3はエミッタ電極、4は
コレクタ電極、5はペース取出し電極である。
ところで、このような大電力用トランジスタにおけるエ
ミッタ電極やダート豐ターンやオフ型サイリスタにおけ
るカソード電極は、集電効率を上げるため、ベース領域
、またはダート領域上に形成されて、これら領域が半導
体基体の一生表匍に共に露出した所請プレーナ構成を取
り、かつこれら電極は指状、櫛形、百足形と呼はれる形
状にされることが多い。
ミッタ電極やダート豐ターンやオフ型サイリスタにおけ
るカソード電極は、集電効率を上げるため、ベース領域
、またはダート領域上に形成されて、これら領域が半導
体基体の一生表匍に共に露出した所請プレーナ構成を取
り、かつこれら電極は指状、櫛形、百足形と呼はれる形
状にされることが多い。
しかしながら、このような電極構造においては、従来法
のような問題が生じていた。すなわち、■、電極の長さ
が長過ぎたシ、電極材の比抵抗が高過ぎたりして、定格
内の電流によっである程度以上の電圧降下を生ずると、
例えは櫛形電極の根元部に電流集中を起し7、大電力用
トランジスタでは電流増幅率hi11、またダート・タ
ーン・オフ型サイリスタではターン・オフ・ゲインが著
しく低下する。■、リード線取付部が数箇所に集約され
ているため、主電流はこの部分に集中し局部的に半導体
基体全過熱し、2次破壊を招く。■、大電流用トランジ
スタにおいては、リード線取付部がはずれたり、又は切
れたりすると、大電流全残りのリード線が負担すること
にな9、この負担分がリード線の許容量を越えた場合、
リード線が焼は切れ、エミッタがオープンになるため、
ベースには高圧が掛かり、ドライブ回路が破壊する恐れ
がある。
のような問題が生じていた。すなわち、■、電極の長さ
が長過ぎたシ、電極材の比抵抗が高過ぎたりして、定格
内の電流によっである程度以上の電圧降下を生ずると、
例えは櫛形電極の根元部に電流集中を起し7、大電力用
トランジスタでは電流増幅率hi11、またダート・タ
ーン・オフ型サイリスタではターン・オフ・ゲインが著
しく低下する。■、リード線取付部が数箇所に集約され
ているため、主電流はこの部分に集中し局部的に半導体
基体全過熱し、2次破壊を招く。■、大電流用トランジ
スタにおいては、リード線取付部がはずれたり、又は切
れたりすると、大電流全残りのリード線が負担すること
にな9、この負担分がリード線の許容量を越えた場合、
リード線が焼は切れ、エミッタがオープンになるため、
ベースには高圧が掛かり、ドライブ回路が破壊する恐れ
がある。
この発明は上記実情に鏝みてなされたもので、その目的
は、エミッタわるい4カソード電極が櫛型尋の複雑な形
状でおっても、これら領域に均等に電流を流すことがで
き、電流増幅率あるいはターン・オフ・ダインが向上す
ると共に2次破壊全防止でき、さらにはドライブ回路の
破壊をも防止できる牛導体装置の製造方法全提供するこ
とにある。
は、エミッタわるい4カソード電極が櫛型尋の複雑な形
状でおっても、これら領域に均等に電流を流すことがで
き、電流増幅率あるいはターン・オフ・ダインが向上す
ると共に2次破壊全防止でき、さらにはドライブ回路の
破壊をも防止できる牛導体装置の製造方法全提供するこ
とにある。
この発明は、平板状の透明性部材に例えば大電力用のト
ランジスタのエミッタ電極と同−若しくはこれよシ小さ
な相似形の金属薄膜パターン全般け、この金属薄膜パタ
ーンを熱圧着等によりエミッタ電極上に固定し、エミッ
タ電極とベース電極間に段差を形成するもので、これに
より、エミッタ電極部に温度補償板とニオツタ電極体を
圧接した場合にこれらがベース電極に接触することを防
止し、エイツタ電流會電極部全体に渡って均等に流させ
るものである。
ランジスタのエミッタ電極と同−若しくはこれよシ小さ
な相似形の金属薄膜パターン全般け、この金属薄膜パタ
ーンを熱圧着等によりエミッタ電極上に固定し、エミッ
タ電極とベース電極間に段差を形成するもので、これに
より、エミッタ電極部に温度補償板とニオツタ電極体を
圧接した場合にこれらがベース電極に接触することを防
止し、エイツタ電流會電極部全体に渡って均等に流させ
るものである。
以下図面を参照してこの発明の一実施例を説明する。第
2図は大電力用トランジスタ例えばNPN )ランゾス
タを示すものである。同図において、1ノはコレクタ領
域となる耐層であり、この耐層11上には同じくコレク
タ領域となる8層12が形成されている。この8層12
上には、ベース領域と々る2層13が形成され、この2
層13の表面には複数のエミッタ領域となるN土層14
.14・・・が形成されている。これらN+層14,1
4・・・上にはそれぞれ例えばアルミニウムAtにより
形成されたエミッタ電極15゜15・・・、また1層1
4.14・・・間の1層13上には同じ(Atによりエ
ミッタ電極15と同一高さに形成されたベース電極16
.J6・・・が設けられている。一方、コレクタ側には
全面に渡ってAAによシ形成されたコレクタ電極17が
設けられており、このコレクタ電極17は例えばタング
ステンWで形成された温度補償板18上に固定されてい
る。
2図は大電力用トランジスタ例えばNPN )ランゾス
タを示すものである。同図において、1ノはコレクタ領
域となる耐層であり、この耐層11上には同じくコレク
タ領域となる8層12が形成されている。この8層12
上には、ベース領域と々る2層13が形成され、この2
層13の表面には複数のエミッタ領域となるN土層14
.14・・・が形成されている。これらN+層14,1
4・・・上にはそれぞれ例えばアルミニウムAtにより
形成されたエミッタ電極15゜15・・・、また1層1
4.14・・・間の1層13上には同じ(Atによりエ
ミッタ電極15と同一高さに形成されたベース電極16
.J6・・・が設けられている。一方、コレクタ側には
全面に渡ってAAによシ形成されたコレクタ電極17が
設けられており、このコレクタ電極17は例えばタング
ステンWで形成された温度補償板18上に固定されてい
る。
5−
第3図−)〜(c)Fi上記トランノスタの工tyり電
極15,115・・・とベース電極16.16・・・と
の間に段差を設けるための金属薄膜パターンを有する透
明性板状部材の製造工程を示すものでおる。第3図(鼻
)において、19は金属薄箔で、この金属薄情19は上
記トランジスタのエイ。
極15,115・・・とベース電極16.16・・・と
の間に段差を設けるための金属薄膜パターンを有する透
明性板状部材の製造工程を示すものでおる。第3図(鼻
)において、19は金属薄箔で、この金属薄情19は上
記トランジスタのエイ。
りと面対称状にあるいは主電極状(エイツタ會枝及び幹
状に分けた幹状エミッタ)にPIF(Photo Kn
gravlng Process)等によJl−rスキ
ングした溝巾よp薄く(20〜200μm)形成する。
状に分けた幹状エミッタ)にPIF(Photo Kn
gravlng Process)等によJl−rスキ
ングした溝巾よp薄く(20〜200μm)形成する。
そしてこの金属薄w419の材料としては例えばモリブ
デンIMα)、銀植8g#!を用いる。壕九)第3図(
b)において、20は耐熱フィルム(例えにイミドフィ
ルム)、耐圧力性ガラス眸の透明若しくは半透明の透明
性板状部材である。すなわち、この透明性板状部材20
に上記金属薄箔19を設け、しかる後、この金属薄情1
9を、上記トランジスタのニオツタ電極15.15・・
・の・ヤターンと同−又はこれよシ小さな相似形状にエ
ツチングする。この結果、第3図(―)に示す6一 ように、金属薄膜21が接着された透明性板状部材20
ができる。
デンIMα)、銀植8g#!を用いる。壕九)第3図(
b)において、20は耐熱フィルム(例えにイミドフィ
ルム)、耐圧力性ガラス眸の透明若しくは半透明の透明
性板状部材である。すなわち、この透明性板状部材20
に上記金属薄箔19を設け、しかる後、この金属薄情1
9を、上記トランジスタのニオツタ電極15.15・・
・の・ヤターンと同−又はこれよシ小さな相似形状にエ
ツチングする。この結果、第3図(―)に示す6一 ように、金属薄膜21が接着された透明性板状部材20
ができる。
次に、第4図に示すように、NPN)ランジスタのエミ
ッタ電極15.15・・・に、上記ノ9ターン状の金属
薄膜21を対向させ、透明性板状部材20を透してパタ
ーン全台わせ、これらに加圧板22により圧力を加え加
熱する。圧力は例えば10〜500−z、加熱温度は例
えば200〜500℃とする。加圧はツマターン全面又
は一部全加圧して行うもので、これにより金属薄膜21
v:エミッタ電極15.15・・・に熱圧着され、固定
される。なお、この固定は熱圧着に限らず、超音波圧着
でもよい。そして、接着が終了した稜、加圧板22を除
き、さらに透明性板状部材20を剥離すると、第5図に
示すように、エミッタ電極15.15・・・がベース電
極J6.J6・・・より金属薄膜2ノの厚さ分だけ厚く
なった電極構造が得られる。第6図はこのNPN)ラン
ノスタを平型素子に組込んだ場合の構造金示している。
ッタ電極15.15・・・に、上記ノ9ターン状の金属
薄膜21を対向させ、透明性板状部材20を透してパタ
ーン全台わせ、これらに加圧板22により圧力を加え加
熱する。圧力は例えば10〜500−z、加熱温度は例
えば200〜500℃とする。加圧はツマターン全面又
は一部全加圧して行うもので、これにより金属薄膜21
v:エミッタ電極15.15・・・に熱圧着され、固定
される。なお、この固定は熱圧着に限らず、超音波圧着
でもよい。そして、接着が終了した稜、加圧板22を除
き、さらに透明性板状部材20を剥離すると、第5図に
示すように、エミッタ電極15.15・・・がベース電
極J6.J6・・・より金属薄膜2ノの厚さ分だけ厚く
なった電極構造が得られる。第6図はこのNPN)ラン
ノスタを平型素子に組込んだ場合の構造金示している。
すなわち、上部に金属薄膜21が形成されたエミッタ電
極J5.Jjm側を温度補償板23を介して工き、夕電
極体J4で圧接し、また=レクタ電極17側を温度補償
板18を介してコレクタ電極体xeで圧接するものであ
る。そして、上記エミッタ電極体24にはエミッタ・リ
ード線(図示せず)が接続されておpl これによシエ
ミッタ電流が取)出されるようになっている。hお、温
度補償板J3はモリブデン・Mo、二、ケル相等で形成
され、エミッタ電極体34及びコレクタ電極体25は例
えば銅ICu・で形成されている。
極J5.Jjm側を温度補償板23を介して工き、夕電
極体J4で圧接し、また=レクタ電極17側を温度補償
板18を介してコレクタ電極体xeで圧接するものであ
る。そして、上記エミッタ電極体24にはエミッタ・リ
ード線(図示せず)が接続されておpl これによシエ
ミッタ電流が取)出されるようになっている。hお、温
度補償板J3はモリブデン・Mo、二、ケル相等で形成
され、エミッタ電極体34及びコレクタ電極体25は例
えば銅ICu・で形成されている。
このように圧接しても、ベース電極J6.1g・・・と
工12タ電極15.16・・!との間には段差が設けら
れているために、温度補償板x3がベース電極16,1
6・・・に接触する仁とは々く、エミッタ電極部全面か
ら安定してエミッタ電流を取り出すことができる。
工12タ電極15.16・・!との間には段差が設けら
れているために、温度補償板x3がベース電極16,1
6・・・に接触する仁とは々く、エミッタ電極部全面か
ら安定してエミッタ電流を取り出すことができる。
従って、
■エミッタ電流はエミッタ領域中會均婢に流れるために
、エミッタ領域中における横方向電圧降下は殆ど生ずる
ことがない。従って、トランジスタにあっては大電流領
域での電流増幅率hteの低下(ダート・ターン・オフ
型サイリスタにあってはターン・オフ・rインの低下)
が軽減される。■エミッタ電極体24において電流が集
束されるため、エミッタ領域の・fターンを如何に複雑
にし、また細分割しても、電流はエミッタ領域の各部を
均等に流れる。このため、電流集中による第2次破壊は
殆どなく寿命は大幅に向上する。
、エミッタ領域中における横方向電圧降下は殆ど生ずる
ことがない。従って、トランジスタにあっては大電流領
域での電流増幅率hteの低下(ダート・ターン・オフ
型サイリスタにあってはターン・オフ・rインの低下)
が軽減される。■エミッタ電極体24において電流が集
束されるため、エミッタ領域の・fターンを如何に複雑
にし、また細分割しても、電流はエミッタ領域の各部を
均等に流れる。このため、電流集中による第2次破壊は
殆どなく寿命は大幅に向上する。
同、上記実施例においては、半導体素子として大電力用
のNPN )ランジスタについて説明したが、これに限
定するものではなく、その他PNP )ランジスタ、・
ダート・ターキ゛・オフ型すイリスタ等種々の圧接型素
子にも適用できるものである。またその電極構造はプレ
ーナ構造に限らず、メサ型構造でおってもよいことは勿
論でおる。さらに、電極、温度補償板及び電極体間の接
続は圧接接続Tfニー限らず、半田付は接続であっても
よい。
のNPN )ランジスタについて説明したが、これに限
定するものではなく、その他PNP )ランジスタ、・
ダート・ターキ゛・オフ型すイリスタ等種々の圧接型素
子にも適用できるものである。またその電極構造はプレ
ーナ構造に限らず、メサ型構造でおってもよいことは勿
論でおる。さらに、電極、温度補償板及び電極体間の接
続は圧接接続Tfニー限らず、半田付は接続であっても
よい。
一〇−
〔発明の効釆〕
以上のようにこの発明によれば、工i2夕あるいはカソ
ード電極が櫛型等の複雑な形状であっても、これら領域
に均等に電流金流すことができるので、上記電極の形状
に起因する従来の種々の問題全解消し得る半導体装置の
製造方法を提供できる。
ード電極が櫛型等の複雑な形状であっても、これら領域
に均等に電流金流すことができるので、上記電極の形状
に起因する従来の種々の問題全解消し得る半導体装置の
製造方法を提供できる。
第1図は平型素子の帯造會示す断面図、第2図はこの発
明の一実施例に係る半導体基体の断面図)第3図(a)
〜(C)は同じく金属ノ9ターンを有する透明性板状部
材の製造工程を示す斜視図、第4図は上記金属パターン
の上記基体への圧着工程を示す断面図、第5図は圧着後
の半導体基体の断面図、第6図は第5図の半導体基体を
平型素子に組込んだ状態を示す断面図である。 15・・・エミッタ電極、16・・・ベース電極、19
・・・金属薄箔、20・・・透明性板状部材、II・・
・金属薄膜、22・・・加圧板、23・・・温度補償板
、24・・・エミッタ電極体。 一1〇− s1図 4 第2図 第4図 第5!1!
明の一実施例に係る半導体基体の断面図)第3図(a)
〜(C)は同じく金属ノ9ターンを有する透明性板状部
材の製造工程を示す斜視図、第4図は上記金属パターン
の上記基体への圧着工程を示す断面図、第5図は圧着後
の半導体基体の断面図、第6図は第5図の半導体基体を
平型素子に組込んだ状態を示す断面図である。 15・・・エミッタ電極、16・・・ベース電極、19
・・・金属薄箔、20・・・透明性板状部材、II・・
・金属薄膜、22・・・加圧板、23・・・温度補償板
、24・・・エミッタ電極体。 一1〇− s1図 4 第2図 第4図 第5!1!
Claims (2)
- (1) 同一主表面に複数の第一導電型の第−領域及
び複数の第二導電型の第二領域とを有する半導体基体の
当該第一領域に第一導電層、第二領域に第二導電層をそ
れぞれ形成する工程と、透明性板状部材に前記第一導電
層の少なくとも一部分に対応させて第三導電層全形成す
る工程と、前記半導体基体の第一導電層に前記透明性板
状部材##婁形成式れた第三導電層全固定(7、前記透
明性板状部材全前記第三導111Lffilから剥離す
る工程と全具備したことf:特徴とする半導体装置の製
造方法。 - (2)前記第三導電層の前記第一導電層への固定←圧着
固定により行う特許請求の範囲第1項記載の半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6660582A JPS58182820A (ja) | 1982-04-21 | 1982-04-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6660582A JPS58182820A (ja) | 1982-04-21 | 1982-04-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58182820A true JPS58182820A (ja) | 1983-10-25 |
Family
ID=13320700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6660582A Pending JPS58182820A (ja) | 1982-04-21 | 1982-04-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58182820A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4869471A (ja) * | 1971-12-22 | 1973-09-20 | ||
JPS5110767A (en) * | 1974-07-16 | 1976-01-28 | Nippon Electric Co | Handotaisochino seizoho |
JPS5348594U (ja) * | 1976-09-27 | 1978-04-24 | ||
JPS5457976A (en) * | 1977-10-18 | 1979-05-10 | Mitsubishi Electric Corp | Thyristor |
-
1982
- 1982-04-21 JP JP6660582A patent/JPS58182820A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4869471A (ja) * | 1971-12-22 | 1973-09-20 | ||
JPS5110767A (en) * | 1974-07-16 | 1976-01-28 | Nippon Electric Co | Handotaisochino seizoho |
JPS5348594U (ja) * | 1976-09-27 | 1978-04-24 | ||
JPS5457976A (en) * | 1977-10-18 | 1979-05-10 | Mitsubishi Electric Corp | Thyristor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2711591B2 (ja) | エミッタのバラストと一体化した冷陰極電界放出素子 | |
JP4226200B2 (ja) | 半導体装置およびその製造方法 | |
JP4813794B2 (ja) | 半導体素子装置及び半導体素子装置を製造する方法 | |
US3654580A (en) | Resistor structure | |
EP0051459B1 (en) | A semiconductor device having electrodes and conducting members bonded to the electrodes, and a method of manufacturing the same | |
JPS58182820A (ja) | 半導体装置の製造方法 | |
JPH07106619A (ja) | 太陽電池の製造方法 | |
JP2002064180A (ja) | 半導体モジュール | |
JPH0525253Y2 (ja) | ||
JP3235826U (ja) | 高電力抵抗器 | |
JPS6315430A (ja) | 半導体装置の製造方法 | |
JPS60150636A (ja) | 電力用半導体素子のための接点電極 | |
JPH06188536A (ja) | 混成集積回路装置 | |
JPS6142952A (ja) | 半導体装置 | |
JPS5831546A (ja) | 半導体装置の製造方法 | |
JPS60176554U (ja) | 半導体装置 | |
JPH0243337B2 (ja) | ||
JPS5947755A (ja) | 半導体装置 | |
JPS63102274A (ja) | 光起電力装置 | |
JP2654852B2 (ja) | 圧接形パツケージ構造に適合した静電誘導形半導体素子 | |
JP2001189473A (ja) | 光起電力素子及びその製造方法 | |
JPH09298292A (ja) | 半導体装置 | |
JPS5846671A (ja) | 半導体装置 | |
JPH11317539A (ja) | 光起電力装置とその製造方法 | |
JPS58162060A (ja) | 電力用半導体装置 |