JPS58178653A - 多相ｐｓｋ通信方式 - Google Patents
多相ｐｓｋ通信方式Info
- Publication number
- JPS58178653A JPS58178653A JP6121182A JP6121182A JPS58178653A JP S58178653 A JPS58178653 A JP S58178653A JP 6121182 A JP6121182 A JP 6121182A JP 6121182 A JP6121182 A JP 6121182A JP S58178653 A JPS58178653 A JP S58178653A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- code
- synchronization
- pull
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/186—Phase-modulated carrier systems, i.e. using phase-shift keying in which the information is carried by both the individual signal points and the subset to which the individual signal points belong, e.g. coset coding or related schemes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、多相Ｐ８に通信方式において再生搬送波同期
引込位相の不［重性を除去する方式に関する、 従来この棟の多相Ｐ８に通信方式においては。
引込位相の不［重性を除去する方式に関する、 従来この棟の多相Ｐ８に通信方式においては。
相続くタイムスロット間の相対的位相差に情報をのせる
差動位相変調方式がとられていた。したがって差動位相
変調のための変換＠理回路が心安となること、および、
１つのシンボル誤りが２タイムスロツトにまたがるため
誤り率が２倍となる欠点、さらには、その誤りを訂正す
る方法も簡便なものが無いという欠点を有していた。な
お、差−位相変調方式に関してはだとえけ金子尚志著″
′ＰＣＭ通信の技術”＄４ 、９章搬送波ＰＣＭに詳し
い説明がある。
差動位相変調方式がとられていた。したがって差動位相
変調のための変換＠理回路が心安となること、および、
１つのシンボル誤りが２タイムスロツトにまたがるため
誤り率が２倍となる欠点、さらには、その誤りを訂正す
る方法も簡便なものが無いという欠点を有していた。な
お、差−位相変調方式に関してはだとえけ金子尚志著″
′ＰＣＭ通信の技術”＄４ 、９章搬送波ＰＣＭに詳し
い説明がある。
本発明は、多相Ｐ８に通信方式において差動１論理変換
方式特有の符号誤りが発生する欠点を除去し、差動位相
変調の変換論理回ｗＴを必資とし々い通信方式を提供す
るものである。
方式特有の符号誤りが発生する欠点を除去し、差動位相
変調の変換論理回ｗＴを必資とし々い通信方式を提供す
るものである。
本発明は、多相ＰＳＫ通信方式の送信側において、再生
搬送波の同期引込位相に依９符号の順番が影響をつげな
い符号の組合せＦ１〜ＦＮを、伝送すべき１★報の中に
周期的に多重化することでフレーム同期信号とし、さら
に同期引込位相を判定すべき信号を前記フレーム同期符
号との相対的タイミンクを６４１足した上で各々の同期
符号Ｆ１〜ＦＮと組合せた形で多重化し、差動論理変換
回路なしに）＃調・復調を行い、受信側では前記フレー
ム同期符号のタイミンクをフレーム同期回路に依り探し
出しそのフレーム同期符号から相対的にタイミングの決
められた信号を読み出すことで同期４込位相を判定し１
、その判定結果から復調信号を訂正する槙欣となってい
る。
搬送波の同期引込位相に依９符号の順番が影響をつげな
い符号の組合せＦ１〜ＦＮを、伝送すべき１★報の中に
周期的に多重化することでフレーム同期信号とし、さら
に同期引込位相を判定すべき信号を前記フレーム同期符
号との相対的タイミンクを６４１足した上で各々の同期
符号Ｆ１〜ＦＮと組合せた形で多重化し、差動論理変換
回路なしに）＃調・復調を行い、受信側では前記フレー
ム同期符号のタイミンクをフレーム同期回路に依り探し
出しそのフレーム同期符号から相対的にタイミングの決
められた信号を読み出すことで同期４込位相を判定し１
、その判定結果から復調信号を訂正する槙欣となってい
る。
次に本発明の実施例について図面を参照し、て説明する
。ここでは説明の簡略化の為４相Ｐ８に通伯万式にｉ斜
Ｉ して説明するが、一般のｎ相ＰＳＫ辿信号式に関し
ても、同様に実施例を構成することがで食る。
。ここでは説明の簡略化の為４相Ｐ８に通伯万式にｉ斜
Ｉ して説明するが、一般のｎ相ＰＳＫ辿信号式に関し
ても、同様に実施例を構成することがで食る。
第１図を参照すると、本発明の冥施例における送信仙１
け２値２列の信号入力端子］Ｏａおよび１０ｂとクロッ
ク入力端子１】と復調器の再生搬送波ＩＨＪ期引込位相
によりその順番が影褥をうけないフレーム同期信号を発
生するフレーム同期符号発、生ゐ１２といかなる同期引
込位相に引込んだかを判定する四則引込位相判定符号発
生器１３と、そのフレーム同期符号および同期引込位相
判定符号を伝送すべき情報の中に多重化する多重化回路
１４およびその多重化のタイミングを制御する多重化信
号タイミング発生器１５と多重化信号の２つの出力端子
１ｆｉａ、１６ｂとクロック出力端子１７とを含む。
け２値２列の信号入力端子］Ｏａおよび１０ｂとクロッ
ク入力端子１】と復調器の再生搬送波ＩＨＪ期引込位相
によりその順番が影褥をうけないフレーム同期信号を発
生するフレーム同期符号発、生ゐ１２といかなる同期引
込位相に引込んだかを判定する四則引込位相判定符号発
生器１３と、そのフレーム同期符号および同期引込位相
判定符号を伝送すべき情報の中に多重化する多重化回路
１４およびその多重化のタイミングを制御する多重化信
号タイミング発生器１５と多重化信号の２つの出力端子
１ｆｉａ、１６ｂとクロック出力端子１７とを含む。
第２図を参照すると、この発明の実施例における受信側
は、２値２列の復調信号の入力端子５０ａ。
は、２値２列の復調信号の入力端子５０ａ。
５０ｂと、復調クロックの入力路子５】と、送信（１４
１で多重化した同期信号のタイミングを探し出すフレー
ム同期ｐ・路５２と、前記フレーム同期回路からの丹生
搬送波同期引込位相判定符号のタイミング信号５３と、
そのタイミング信号５３に依り。
１で多重化した同期信号のタイミングを探し出すフレー
ム同期ｐ・路５２と、前記フレーム同期回路からの丹生
搬送波同期引込位相判定符号のタイミング信号５３と、
そのタイミング信号５３に依り。
復調信号の中にある同期引込位相判定符号から。
同期引込位相の判定を行う判定回路５４と、引込位相判
定信号５５に依り、復調器ぢを訂正する訂正回路５６と
、−送信制御で４１ｉ、化した符号を分離する分離化回
路５７とその分離また信号の出力系子５８ａと５８ｂと
そのクロック信号５９とを含む。
定信号５５に依り、復調器ぢを訂正する訂正回路５６と
、−送信制御で４１ｉ、化した符号を分離する分離化回
路５７とその分離また信号の出力系子５８ａと５８ｂと
そのクロック信号５９とを含む。
刺３図に、４相Ｐ８に信号の変抑器出刃における１位相
面上の符号の配餉５ｒ夫線で示し、復調１゜の４つの再
生ｗ送波回期引込位相を破線で示してる。第４図には、
前記第３図に示しｆｃ４つの同期引込位相の各々につい
て変ＭＷ入力がどの相に符号変換をうけるかを示してい
る。本図から、たとえば０，１，２．３の組をこの順番
でフレーム回期化上と１て用いた場合復調器における各
々の同期引込位相において、この同期符号は０−１−２
−３゜３−０−１−２．２−３−０−１．１−２−３−
０ となり、符号のｍｌ査はいずれも０−１−２−３で
あり、同期引込位相により影響をうけるのは、その始ま
りとなる符号が何であるかのみであることが理解プれる
。
面上の符号の配餉５ｒ夫線で示し、復調１゜の４つの再
生ｗ送波回期引込位相を破線で示してる。第４図には、
前記第３図に示しｆｃ４つの同期引込位相の各々につい
て変ＭＷ入力がどの相に符号変換をうけるかを示してい
る。本図から、たとえば０，１，２．３の組をこの順番
でフレーム回期化上と１て用いた場合復調器における各
々の同期引込位相において、この同期符号は０−１−２
−３゜３−０−１−２．２−３−０−１．１−２−３−
０ となり、符号のｍｌ査はいずれも０−１−２−３で
あり、同期引込位相により影響をうけるのは、その始ま
りとなる符号が何であるかのみであることが理解プれる
。
さらに、たとえば“Ｏ“を送信して、その符号が復調器
出力でｎ、３，２．１のいずれであるかを観６４１１す
ることでいかなる同期引込位相であるかを判定すること
ができることも理解さ負る。
出力でｎ、３，２．１のいずれであるかを観６４１１す
ることでいかなる同期引込位相であるかを判定すること
ができることも理解さ負る。
即５図に１本発明の実施例における。送信１１１１の多
重化［ｏｊ路出力信号の１つの例を示している。ここで
は２値２列の信号の同一タイムスロット２ビツトｆ１ワ
ードとして表わしている。つまり、ここに多重化されて
いる０、１，２．３は２値２列の信号では（’０．０）
、（０，１）、（１，１）、（１，Ｏ）と表わされる。
重化［ｏｊ路出力信号の１つの例を示している。ここで
は２値２列の信号の同一タイムスロット２ビツトｆ１ワ
ードとして表わしている。つまり、ここに多重化されて
いる０、１，２．３は２値２列の信号では（’０．０）
、（０，１）、（１，１）、（１，Ｏ）と表わされる。
この例ではフレーム同期符号および同期引込位相判定信
号ｉｄ各々へタイムスロットに１ヶ多重化されているか
ら１本発明の実施例を＊欣するにはこのへは、ｌυ上の
任意の整数である。
号ｉｄ各々へタイムスロットに１ヶ多重化されているか
ら１本発明の実施例を＊欣するにはこのへは、ｌυ上の
任意の整数である。
第５図に示す信号を多重化回路で作り出し４相ＰＳＫ変
復調の後にフレーム同期符号のタイミングをフレーム同
期回路で探し出し、さらに、そのタイミングからあらか
じめ決められたタイミングに多重化されている同期引込
位相判定符号を読み出すことで同期引込位相を判定し、
その結果から。
復調の後にフレーム同期符号のタイミングをフレーム同
期回路で探し出し、さらに、そのタイミングからあらか
じめ決められたタイミングに多重化されている同期引込
位相判定符号を読み出すことで同期引込位相を判定し、
その結果から。
復調信号を訂正し、さらに、送信側で多重化された符号
を分離することにより４相ＰＳＫ通信方式において、復
調器の再生搬送波の同期引込位相の茶碗足性を除去した
通信方式を構成しうる。
を分離することにより４相ＰＳＫ通信方式において、復
調器の再生搬送波の同期引込位相の茶碗足性を除去した
通信方式を構成しうる。
本発明け、以上説明した様に送信側においてはフレーム
同期符号として、その順番が再生搬送波の同期引込位相
に依り１書をうけない符号の組を多重化し、さらに、引
込位相を判足しうる符号も多重化し、受信側では前記フ
レーム同期符号を探すフレーム同期回路および復調信号
訂正回路により差動・論理変換回路を８貿としない通信
方式を構成することで、回路の簡素化、および符号県り
を従来技術の繍９合の％にすることができる。
同期符号として、その順番が再生搬送波の同期引込位相
に依り１書をうけない符号の組を多重化し、さらに、引
込位相を判足しうる符号も多重化し、受信側では前記フ
レーム同期符号を探すフレーム同期回路および復調信号
訂正回路により差動・論理変換回路を８貿としない通信
方式を構成することで、回路の簡素化、および符号県り
を従来技術の繍９合の％にすることができる。
身天１図は本発明の一実施例における送信側をブロック
図で示した回路図、第２図は１本発明のに、施例におけ
る受信側をブロック図で示した回路図、第３図は４相Ｐ
ＳＫ変調方式の符号配伽および再生搬送波の同期引込位
相を位相面上で表わした図。 第４図は、再生搬送波の同期引込位相に依り、偵鰭岬符
号の受ける符号変換を表わした図表、第５図は、前記夾
施例における。各符号が多重化された後のフレーム構成
を表わす図である。 なお図において、１０ａ・・・・・・第１の信号入力端
子、１０ｂ・・・・・第２の信号入力端子、１１・・・
山クロック入力端子％ １２・・・・・フレーム同期符
号発生器、１３・・・・同期引込位相判定符号発生器、
１４・・・多重化回路、１５・・・・・多重化信号タイ
ミング発生器％ １６ａ・・・・・第１の多重化信号出
力端子。 １６ｂ−・−・・謝２の多重化信号出力に、子、１７・
・川・クロック出力端子、５０ａ・・・１第１の復調信
号訂正回路、５（ｌｂ ・・・第２の復調信号訂正回
路、５１・・クロック入力端子、５２・・川・フレーム
同期回路、５３・・・・・・同期引込位相利足符号タイ
ミング信号、５４・・・・同期引込位相判定回路、５５
・′川・同量引込位相判定信号、５６・・・・訂正回路
、５７・・・分離化回路、５８ａ・・・・・・１１の出
力信号端子。 ５８ｂ ・・・第２の出力信号路子、５９ ・・・・
クロッ第１閉 第２図 第３辺 ？Ｆ ４ 図
図で示した回路図、第２図は１本発明のに、施例におけ
る受信側をブロック図で示した回路図、第３図は４相Ｐ
ＳＫ変調方式の符号配伽および再生搬送波の同期引込位
相を位相面上で表わした図。 第４図は、再生搬送波の同期引込位相に依り、偵鰭岬符
号の受ける符号変換を表わした図表、第５図は、前記夾
施例における。各符号が多重化された後のフレーム構成
を表わす図である。 なお図において、１０ａ・・・・・・第１の信号入力端
子、１０ｂ・・・・・第２の信号入力端子、１１・・・
山クロック入力端子％ １２・・・・・フレーム同期符
号発生器、１３・・・・同期引込位相判定符号発生器、
１４・・・多重化回路、１５・・・・・多重化信号タイ
ミング発生器％ １６ａ・・・・・第１の多重化信号出
力端子。 １６ｂ−・−・・謝２の多重化信号出力に、子、１７・
・川・クロック出力端子、５０ａ・・・１第１の復調信
号訂正回路、５（ｌｂ ・・・第２の復調信号訂正回
路、５１・・クロック入力端子、５２・・川・フレーム
同期回路、５３・・・・・・同期引込位相利足符号タイ
ミング信号、５４・・・・同期引込位相判定回路、５５
・′川・同量引込位相判定信号、５６・・・・訂正回路
、５７・・・分離化回路、５８ａ・・・・・・１１の出
力信号端子。 ５８ｂ ・・・第２の出力信号路子、５９ ・・・・
クロッ第１閉 第２図 第３辺 ？Ｆ ４ 図
Claims (1)
- 【特許請求の範囲】 Ｎ＄ＩＰ８に通信方式にお１へて、送信側の再生搬送波
のｌｅ’１期引込位相に依り符号の１１１４番が影響を
愛はないＮ個の符号−の組合せＦ＋７’）至Ｆ”Ｎを用
いてフレーム同期信号を構成し、復調器の前記再生＠速
波の同期引込位相を判定すべき引込位相判定符号を前に
フレームｌＷＩＭ ％号との相対的タイミングを離型し
た上で谷々の前記回期符号Ｆ１乃至ＰＮと組合せた形で
伝送すべき情報の中に多重化し、左動。 変換論理ＩＰ！ｌドなしにｆ訓・へ調を行い、受信側で
は前ｉピフレーム同期符号のタイミングをフレーム開明
回路に依り探し比し、該フレームＮ組１丹号から前記向
期引込位相刊定符ぢを読み出して４ｉ１配栴生搬１呑波
の同期引込位相を＋」定し、該判定結果Ｖ（依存して′
＆調信号を訂正することを特似とする多相Ｐ８に通信方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6121182A JPS58178653A (ja) | 1982-04-13 | 1982-04-13 | 多相ｐｓｋ通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6121182A JPS58178653A (ja) | 1982-04-13 | 1982-04-13 | 多相ｐｓｋ通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178653A true JPS58178653A (ja) | 1983-10-19 |
| JPH0351144B2 JPH0351144B2 (ja) | 1991-08-05 |
Family
ID=13164632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6121182A Granted JPS58178653A (ja) | 1982-04-13 | 1982-04-13 | 多相ｐｓｋ通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178653A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057471A1 (fr) * | 1997-06-13 | 1998-12-17 | Kabushiki Kaisha Kenwood | Circuit de synchronisation absolue |
| US7760837B2 (en) | 2006-01-10 | 2010-07-20 | Fujitsu Semiconductor Limited | Synchronization determination method and apparatus |
-
1982
- 1982-04-13 JP JP6121182A patent/JPS58178653A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057471A1 (fr) * | 1997-06-13 | 1998-12-17 | Kabushiki Kaisha Kenwood | Circuit de synchronisation absolue |
| US6246281B1 (en) | 1997-06-13 | 2001-06-12 | Kabushiki Kaisha Kenwood | Absolute phasing circuit |
| US7760837B2 (en) | 2006-01-10 | 2010-07-20 | Fujitsu Semiconductor Limited | Synchronization determination method and apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351144B2 (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347616A (en) | Digital multi-level multi-phase modulation communication system | |
| EP0878911B1 (en) | Clock extraction circuit | |
| JPS58178653A (ja) | 多相ｐｓｋ通信方式 | |
| JP6127635B2 (ja) | 受信回路および通信回路 | |
| JPS58194450A (ja) | 復調装置 | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| JPH02156732A (ja) | 復調装置 | |
| JP3549958B2 (ja) | シンボルクロック再生方法および装置 | |
| SU831092A3 (ru) | Устройство синхронизации цифровыхСигНАлОВ | |
| SU896789A1 (ru) | Квазикогерентный демодул тор сигналов фазовой телеграфии | |
| JP2890936B2 (ja) | ワード同期方式 | |
| JPS5931906B2 (ja) | タイミング信号作成方式 | |
| RU2271611C1 (ru) | Устройство выделения маркера цикловой синхронизации | |
| SU544172A1 (ru) | Устройство дл демодул ции многоосновных кодоимпульсных сигналоы | |
| SU1356246A2 (ru) | Система св зи с многоосновным кодированием | |
| JPS6213865B2 (ja) | ||
| JP4180967B2 (ja) | 信号復調装置 | |
| JPS60189354A (ja) | 通信方式 | |
| JPH0818614A (ja) | 同期用符号検出回路 | |
| JPH047861B2 (ja) | ||
| JPS59208964A (ja) | クロツク抽出回路 | |
| JPS6028457B2 (ja) | クロツク再生回路 | |
| JPH0331028B2 (ja) | ||
| JPS5932937B2 (ja) | 送受信論理回路 | |
| JPS5912654A (ja) | 誤り訂正復号器の同期回路 |