JPH047861B2 - - Google Patents
Info
- Publication number
- JPH047861B2 JPH047861B2 JP61184336A JP18433686A JPH047861B2 JP H047861 B2 JPH047861 B2 JP H047861B2 JP 61184336 A JP61184336 A JP 61184336A JP 18433686 A JP18433686 A JP 18433686A JP H047861 B2 JPH047861 B2 JP H047861B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- log
- circuits
- error correction
- viterbi decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は超高速デイジタル伝送システムにおけ
る高能率誤り訂正方式に関する。
る高能率誤り訂正方式に関する。
従来、衛星通信回線では地球局の小型化、衛星
中継器の小型化等の面から高能率誤り訂正方式が
導入されてきた。高能率誤り訂正方式に利用され
る復号器としては、ビタビ復号器、逐次復号器等
があげられる。これらの復号器は極めて高い復号
利得を有する（例えば、拘束長７のたたみ込み符
号化、軟判定ビタビ復号器は、符号誤り率10-6の
点に於いて5.5dBの復号利得を有する）が、従来
の誤り訂正器の動作上限速度はせいぜい10Mb／
Ｓであつた。然しながら、伝送速度はますます高
速化の傾向にあり、これに対処する為第２図に示
す如く、誤り訂正器を並列に複数個用いていた。
中継器の小型化等の面から高能率誤り訂正方式が
導入されてきた。高能率誤り訂正方式に利用され
る復号器としては、ビタビ復号器、逐次復号器等
があげられる。これらの復号器は極めて高い復号
利得を有する（例えば、拘束長７のたたみ込み符
号化、軟判定ビタビ復号器は、符号誤り率10-6の
点に於いて5.5dBの復号利得を有する）が、従来
の誤り訂正器の動作上限速度はせいぜい10Mb／
Ｓであつた。然しながら、伝送速度はますます高
速化の傾向にあり、これに対処する為第２図に示
す如く、誤り訂正器を並列に複数個用いていた。
第２図に於いて、２０１，２０２は符号化回
路、２０３は多重回路、２０４は衛星中継伝送
路、２０５は分離回路、２０６，２０７は誤り訂
正回路である。なお、説明を簡単にするため変調
器、復調器は伝送路２０４に含まれているものと
する。
路、２０３は多重回路、２０４は衛星中継伝送
路、２０５は分離回路、２０６，２０７は誤り訂
正回路である。なお、説明を簡単にするため変調
器、復調器は伝送路２０４に含まれているものと
する。
情報速度fbの２つの信号系列はそれぞれ符号化
回路２０１，２０２により符号化率Ｒで符号化さ
れ、fb・R-1の信号速度となり、多重回路２０３
に入力する。多重回路２０３の出力は第３図に示
すフレーム構成をしており、Ｆは同期語、CH
１，CH２はそれぞれ符号化回路２０１，２０２
の出力信号である。
回路２０１，２０２により符号化率Ｒで符号化さ
れ、fb・R-1の信号速度となり、多重回路２０３
に入力する。多重回路２０３の出力は第３図に示
すフレーム構成をしており、Ｆは同期語、CH
１，CH２はそれぞれ符号化回路２０１，２０２
の出力信号である。
衛星中継伝送路２０４の復調器としては、同期
復調方式が一般に用いられる。同期復調方式では
受信変調信号より搬送波成分を抽出、再生する
が、再生クロツクは位相曖昧度を有する。例え
ば、４相PSK方式の場合、４つの位相曖昧度が
有る。受信側の分離回路２０５は、この位相曖昧
度を除く為に用いられ、フレーム中の同期語Ｆの
検出により曖昧度除去が行われる。分離回路２０
５によりそれぞれのチヤネルに分離された信号列
は復号器としての誤り訂正回路２０６，２０７に
入力され、ここで復号データが得られる。
復調方式が一般に用いられる。同期復調方式では
受信変調信号より搬送波成分を抽出、再生する
が、再生クロツクは位相曖昧度を有する。例え
ば、４相PSK方式の場合、４つの位相曖昧度が
有る。受信側の分離回路２０５は、この位相曖昧
度を除く為に用いられ、フレーム中の同期語Ｆの
検出により曖昧度除去が行われる。分離回路２０
５によりそれぞれのチヤネルに分離された信号列
は復号器としての誤り訂正回路２０６，２０７に
入力され、ここで復号データが得られる。
以上説明した様に、従来方式では誤り訂正回路
の並列使用に関しては多重回路・分離回路が必要
であり、ハードウエア規模の増大及び同期語挿入
による伝送速度の上昇をきたすという欠点があつ
た。
の並列使用に関しては多重回路・分離回路が必要
であり、ハードウエア規模の増大及び同期語挿入
による伝送速度の上昇をきたすという欠点があつ
た。
〔問題点を解決するための手段〕
本発明は、ｎ個（ｎは正の整数）の位相曖昧度
を有する伝送路に於いて、送信側ではｎ値の和分
回路と該和分回路に接続されるlog2n個のトラン
スペアレントな符号を生成するたたみ込み符号化
回路とを有し、受信側ではlog2n個のビタビ復号
回路と該log2n個のビタビ復号回路出力信号列を
入力とするｎ値の差分回路とを有する誤り訂正方
式である。
を有する伝送路に於いて、送信側ではｎ値の和分
回路と該和分回路に接続されるlog2n個のトラン
スペアレントな符号を生成するたたみ込み符号化
回路とを有し、受信側ではlog2n個のビタビ復号
回路と該log2n個のビタビ復号回路出力信号列を
入力とするｎ値の差分回路とを有する誤り訂正方
式である。
第１図は本発明の実施例であつて、１０１はｎ
値（ｎは正の整数）の和分回路、１０２，１０３
はトランスペアレントな符号を生成するための
log2n個のたたみ込み符号化回路、１０４はｎ相
変調器、ｎ相復調器を有する伝送路、１０５，１
０６は誤り訂正回路で、ここではlog2n個のビタ
ビ復号回路を用いる。１０７はｎ値の差分回路で
ある。
値（ｎは正の整数）の和分回路、１０２，１０３
はトランスペアレントな符号を生成するための
log2n個のたたみ込み符号化回路、１０４はｎ相
変調器、ｎ相復調器を有する伝送路、１０５，１
０６は誤り訂正回路で、ここではlog2n個のビタ
ビ復号回路を用いる。１０７はｎ値の差分回路で
ある。
以下、４相PSK変復調器が用いられた場合に
ついて説明する。この場合、符号化回路、復号回
路はそれぞれ２個使用されることは言うまでも無
い。２つの速度fbの信号列は４値の和分回路１０
１により符号化される。和分回路出力信号Toは
入力信号系列をDoとすると、To＝To-1＋Doとし
て決定される。
ついて説明する。この場合、符号化回路、復号回
路はそれぞれ２個使用されることは言うまでも無
い。２つの速度fbの信号列は４値の和分回路１０
１により符号化される。和分回路出力信号Toは
入力信号系列をDoとすると、To＝To-1＋Doとし
て決定される。
和分回路の出力信号は符号化率Ｒで符号化さ
れ、伝送路１０４へ送られる。説明の為、符号化
回路１０２，１０３の出力信号をそれぞれPo，
Qoとする。伝送路１０４出力の復調信号は４つ
の組み合わせを再生搬送波の位相曖昧度によつて
有し、（Po，Qo），（Qo，o），（o，o），（o
，
Po）となる（ここに、，はＰ，Ｑの逆極性
を示す）。それぞれの信号列はビタビ復号回路１
０５，１０６に入力され、符号化回路の符号がト
ランスペアレントな符号であれば、それぞれの出
力には上記位相曖昧度に対応して（To0，To1），
（To1，o0），（o0，o1），（o1，To0）の出力
が得られる（ここに、To0およびTo1はそれぞれ
Toの下位、上位ビツトを示す）。この復号後の信
号列はTo＋φとして示される。ここに、φは位
相推移を示す。差分回路１０７は入力信号列Ro
を用いて出力YoをYo＝Ro−Ro-1なる論理で出力
する。
れ、伝送路１０４へ送られる。説明の為、符号化
回路１０２，１０３の出力信号をそれぞれPo，
Qoとする。伝送路１０４出力の復調信号は４つ
の組み合わせを再生搬送波の位相曖昧度によつて
有し、（Po，Qo），（Qo，o），（o，o），（o
，
Po）となる（ここに、，はＰ，Ｑの逆極性
を示す）。それぞれの信号列はビタビ復号回路１
０５，１０６に入力され、符号化回路の符号がト
ランスペアレントな符号であれば、それぞれの出
力には上記位相曖昧度に対応して（To0，To1），
（To1，o0），（o0，o1），（o1，To0）の出力
が得られる（ここに、To0およびTo1はそれぞれ
Toの下位、上位ビツトを示す）。この復号後の信
号列はTo＋φとして示される。ここに、φは位
相推移を示す。差分回路１０７は入力信号列Ro
を用いて出力YoをYo＝Ro−Ro-1なる論理で出力
する。
従つて、Ro＝To＋φとすると、
Yo＝To＋φ−（To-1＋φ）
＝To−To-1＝Do
となり送信情報系列が復号される。
以上説明した様に本発明は、並列に使用される
誤り訂正回路の前後に伝送路に使用されるｎ相
PSK信号の相数に合わせた和分回路、差分回路
を挿入する事により高速誤り訂正回路が実現出来
る。なお、和分回路、差分回路は一般にランダム
誤り入力に対しては誤りを拡大するが、ビタビ復
号回路がバースト誤りを発生させる為誤りの拡大
はほとんどない。
誤り訂正回路の前後に伝送路に使用されるｎ相
PSK信号の相数に合わせた和分回路、差分回路
を挿入する事により高速誤り訂正回路が実現出来
る。なお、和分回路、差分回路は一般にランダム
誤り入力に対しては誤りを拡大するが、ビタビ復
号回路がバースト誤りを発生させる為誤りの拡大
はほとんどない。
第１図は本発明の一実施例のブロツク構成図、
第２図は従来例のブロツク構成図、第３図は第２
図における多重回路出力のフレーム構成を示す。 図中、１０１は和分回路、１０２，１０３は符
号化回路、１０５，１０６はビタビ復号回路、１
０７は差分回路。
第２図は従来例のブロツク構成図、第３図は第２
図における多重回路出力のフレーム構成を示す。 図中、１０１は和分回路、１０２，１０３は符
号化回路、１０５，１０６はビタビ復号回路、１
０７は差分回路。
Claims (1)
- １ ｎ個（ｎは正の整数）の位相曖昧度を有する
伝送路に於いて、送信側ではｎ値の和分回路と該
和分回路に接続されるlog2n個のトランスペアレ
ントな符号を生成するたたみ込み符号化回路とを
有し、受信側ではlog2n個のビタビ復号回路と該
log2n個のビタビ復号回路出力信号列を入力とす
るｎ値の差分回路とを有する誤り訂正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18433686A JPS6342237A (ja) | 1986-08-07 | 1986-08-07 | 誤り訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18433686A JPS6342237A (ja) | 1986-08-07 | 1986-08-07 | 誤り訂正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6342237A JPS6342237A (ja) | 1988-02-23 |
| JPH047861B2 true JPH047861B2 (ja) | 1992-02-13 |
Family
ID=16151521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18433686A Granted JPS6342237A (ja) | 1986-08-07 | 1986-08-07 | 誤り訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6342237A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3314009B2 (ja) * | 1997-07-09 | 2002-08-12 | 日東工器株式会社 | 管継手 |
-
1986
- 1986-08-07 JP JP18433686A patent/JPS6342237A/ja active Granted
Non-Patent Citations (2)
| Title |
|---|
| ICC 79 CONFERENCE RECORD=1979 * |
| IEEE TRANSACTIONS ON COMMUNICATION TECHNOLOGY=1971 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6342237A (ja) | 1988-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025455A (en) | Phase ambiguity resolution for offset QPSK modulation systems | |
| US5029331A (en) | Method for editing a convolutional code for transmission and its reconversion at the receiver as well as a device therefor | |
| US4553237A (en) | Error-correction system for two-dimensional multilevel signals | |
| US4109101A (en) | Correlative converter between a 2n -ary code sequence and a 2n+1 -phase carrier pulse sequence | |
| US6232895B1 (en) | Method and apparatus for encoding/decoding n-bit data into 2n-bit codewords | |
| JPH028503B2 (ja) | ||
| JP2001111634A (ja) | パルス位置方法、復号方法、データ通信システム、及びデータ伝送システム | |
| JPH02270442A (ja) | Ｑａｍ通信システム | |
| US3826990A (en) | Anti phase-ambiguity for phase-shift keying binary transmission systems | |
| JPH047861B2 (ja) | ||
| US4285062A (en) | Digital multi-level multi-phase modulation communication system | |
| EP0448045B1 (en) | System for suppressing spread of error generated in differential coding | |
| US5430733A (en) | Digital transmission system for multiplexing and demultiplexing signals | |
| US3804985A (en) | Phase-difference-modulation communication system | |
| DE3165718D1 (en) | Method and apparatus for demodulating differentially encoded phase modulated data transmissions | |
| JPH03274933A (ja) | インターリーブ同期回路 | |
| JPH0351144B2 (ja) | ||
| JP2890936B2 (ja) | ワード同期方式 | |
| RU2232474C2 (ru) | Способ и устройство синхронизации и устранения фазовой неоднозначности сигналов систем связи | |
| JP3240155B2 (ja) | 並列データ伝送方式および並列データ受信装置 | |
| US3577186A (en) | Inversion-tolerant random error correcting digital data transmission system | |
| JPH02266727A (ja) | ディジタル無線通信装置およびこの装置に用いられる誤り訂正回路 | |
| JPS5923946A (ja) | デイジタル信号伝送の誤り訂正方式 | |
| EP2252024B1 (en) | Swap tolerant coding and decoding circuits and methods | |
| EP0312200A2 (en) | Synchroniser for a decoder and decoder system |