JPH02266727A - ディジタル無線通信装置およびこの装置に用いられる誤り訂正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えば地上マイクロ波通信システムの通信局
に設けられるディジタル無線通信装置およびこの装置に
用いられる誤り訂正回路に関する。

（従来の技術） 第４図はこの種の従来のディジタル無線通信装置（４相
ＰＳＫ）の概略構成図であり、Ｔは送信系、Ｒは受信系
をそれぞれ示している。

先ず送信系では、複数系列の低次群ディジタル信号Ｄｉ
ｎが入力されると、これらのディジタル信号Ｄｉｎは送
信ディジタル信号処理部（Ｔ　Ｄ　Ｐ　Ｕ）１０の速度
変換回路１１で先ず速度変換され、しかるのち多重化回
路１２で無線回線監視用の付加ビットが挿入されたのち
、ディジタル信号ＤＩ。

ＤＱとなってクロックＣＬＫどともに変調部（ＭＯＤ）
２０へ供給される。変調部２０では、上記ディジタル信
号ＤＩ、ＤＱは先ず和分演算回路２１で和分演算処理さ
れたのち、誤り訂正回路符号部２２で誤り訂正用の処理
とともに符号化される。そして、この符号化されたディ
ジタル信号Ｄｌｃ、ＤＱｃは、リング変調器２３．２４
で位相が相互に９０″異なる搬送波信号と合成され周波
数変換されたのち、同相合成器２７により合成されて出
力される。尚、上記搬送°波信号は搬送波発振器２６か
ら出力された搬送波信号を電力分配器２５で０６と９０
＠とに分岐することにより得られる。そうして出力され
たディジタル信号は、送信＠（ＴＸ）３０を経たのちマ
イクロ波増幅器（ＨＦＡ）３１で増幅され、しかるのち
アンテナ３２から送出される。

一方受信系Ｒでは、送信系Ｔからマイクロ波信号が到来
すると、このマイクロ波信号はアンテナ４２で受信され
かつ低雑音増幅器（ＬＮＡ）４１で増幅されたのち、受
信ｆｆｉ　（ＲＸ）４０を介して復調部（ＤＥＭ）５０
に導入される。復調部５０では、上記受信ディジタル信
号は同相電力分配器５１で二分岐されたのち同期検波器
５２．５３により再生搬送波信号と合成されて検波され
、しかるのち誤り訂正回路復号部５６に導入される。尚
、上記再生搬送波信号は、再生搬送波発振器５５から出
力された再生搬送波信号を電力分配器５４で０６、９０
”に分配することにより得られる。誤り訂正回路復号部
５６では、上記同期検波器５２゜５３から復調ディジタ
ル信号Ｄｌｃ、ＤＱｃが供給されると、この復調ディジ
タル信号Ｄｆｃ。

ＤＱｃは誤り訂正処理が行なわれるとともに復号され、
しかるのち差分演算回路５７で差分演算処理が行なわれ
て原ディジタル信号ＤＩ、ＤＱが再生される。この原デ
ィジタル信号ＤＩ、ＤＱは、再生クロックＣＬＫととも
に受信ディジタル信号処理部（ＲＤＰＵ）６０に導入さ
れる。そして、この処理部６０内の分離回路６１で無線
回線監視用の付加ビットが主信号から分離され、しかる
のち主信号は速度変換回路６２で速度変換されて、これ
により複数列の低次群ディジタル信号Ｄ　ｏｕｔとなっ
て出力される。

（発明が解決しようとする課題） ところが、この様な従来のディジタル無線通信装置には
次のような改善すべき課題があった。

すなわち、誤り訂正回路符号部２２は第５図に示す如く
、和分演算処理後のディジタル信号の同相分（Ｉ軸）Ｄ
ｌａおよび直交分（Ｑ軸）ＤＱａ毎にそれぞれ１個の誤
り訂正回路符号器２２Ｉ。

２２Ｑを設け、さらに冗長ビット挿入用の速度変換回路
２２Ｓを備えている。一方誤り訂正回路復号器５０につ
いても、第６図に示す如く復調ディジタル信号の同相分
（！軸）ＤＩおよび直交分（Ｑ軸）ＤＱ毎にそれぞれ１
個の誤り訂正回路復号器５６１．５６Ｑを設け、さらに
冗長ビット除去用の速度変換回路５６Ｓを備えている。

このため、伝送路上でディジタル信号に連続する複数の
ビット誤りが発生すると、誤り訂正回路の誤り訂正能力
が１ビットの場合には上記連続する複数のビット誤りを
訂正することができなかった。

また、上記従来の装置は誤り訂正回路符号部２２を和分
演算回路２１の後段に配置し、かつ誤り訂正回路復号部
５６を差分演算回路５７の前段に配置している。その理
由は次のようなものである。すなわち、和分演算回路２
１および差分演算回路５７はそれぞれ第３図（ａ）、（
ｂ）にその処理系統を示すように、 ｙｉｔ閤ｙｋ−１＋ｘｋ ｙｋ　−ｙｋ−１−ｘｋ なる演算処理を行なうことにより差動変換を行ない、こ
れにより基準搬送波の絶対位相が未知であってもパルス
間の位相変化分を検出できるようにするものである。こ
のような差動変換をもし仮に誤り訂正処理の内側で行な
ったとすると、つまり和分演算回路２１を誤り訂正回路
符号部２２の後段に配置するとともに差分演算回路５７
を誤り訂正回路復号部５６の前段に配置すると、伝送路
上でディジタル信号に例えば１ビット誤りが発生した場
合に、差分演算回路５７の差分演算処理によりこの１ビ
ット誤りが連続する２ビット誤りとなり、この結果誤り
訂正回路復号部５６で誤り訂正を行なえなくなるからで
ある。ところが、以上のような理由で誤り訂正回路符号
部２２および誤り訂正回路復号部５６をそれぞれ和分演
算回路２１の後段、差分演算回路５７の前段にそれぞれ
配置した従来の装置にあっては、送信系Ｔでは速度変換
回路を送信ディジタル信号処理回路１０と誤り訂正回路
符号器２１とにそれぞれ独立して設けなければならず、
同様に受信系Ｒにおいても速度変換回路を受信ディジタ
ル信号処理回路６０と誤り訂正回路復号部５６とにそれ
ぞれ独立して設けなければならない。このため、送信系
Ｔおよび受信系Ｒの構成が構成が複雑化し、かつ高価に
なるという問題点があった。

そこで、本発明は上記事情に着目し、その目的は伝送路
上でディジタル信号に連続する複数のビット誤りが発生
しても、これを１ビット誤りとして訂正処理できるよう
にする誤り訂正回路を提供することである。

また本発明の別の目的は、差動変換により受信ディジタ
ル信号のビット誤りが連続する複数のビット誤りに増加
しても、これを１ビット誤りとして誤り訂正処理を行な
うことができ、しかも誤り訂正用の速度変換回路を不要
にして装置の構成を簡単かつ安価にし得るディジタル無
線通信装置を提供することである。

［発明の構成］ （課題を解決するための手段） 本発明は、多値位相変調方式または多値直交振幅変調方
式によりディジタル信号を変調して伝送するディジタル
無線通信装置に用いられる誤り訂正回路において、ディ
ジタル入力信号の同相分および直交分毎に、それぞれ複
数の誤り訂正手段と、２個の分配入力手段と、２個の合
成出力手段とを設け、２個の分配入力手段により、上記
ディジタル入力信号の同相分および直交分を上記複数列
の誤り訂正手段にそれぞれ１ビットずつ順に分配して供
給し、かつ上記２個の合成出力手段により、同相分およ
び直交分毎に上記複数列の誤り訂正手段から出力された
ディジタル信号を１系列のディジタル出力信号にそれぞ
れ合成するようにしたものである。

また別の本発明は、送信系に、ディジタル入力信号を速
度変換して所定の付加ビットを挿入する送信信号処理部
と、和分演算回路および誤り訂正回路を有し上記送信信
号処理部から出力されたディジタル信号を変調する変調
部とを備え、かつ受信系に、差分演算回路および誤り訂
正回路を有し受信ディジタル信号を復調する復調部と、
この復調部か・ら出力された復調ディジタル信号を速度
変換して上記所定の付加ビットを除去する受信信号処理
部とを備えたディジタル無線通信装置において、上記誤
り訂正回路を、ディジタル信号の同相分および直交分毎
にそれぞれ設けられた複数列の誤り訂正手段と、これら
の誤り訂正手段に上記ディジタル信号の同相分および直
交分をそれぞれ１ビットずつ順に分配して供給する２個
の分配入力手段と、上記複数列の誤り訂正手段から出力
されたディジタル信号を同相分および直交分毎に１系列
のディジタル信号に合成する２個の合成出力手段とから
構成し、この誤り訂正回路を送信系では上記和分演算回
路の前段に、かつ受信系では上記差分演算回路の後段に
それぞれ配置するようにしたものである。

（作用） この結果本発明によれば、ディジタル信号は複数の誤り
訂正手段に１ビットずつ順に分配されて並列に誤り訂正
処理されるので、伝送路上で例えば連続する複数のビッ
ト誤りが発生しても、これらの連続する複数のビット誤
りは各誤り訂正手段に１ビットずつ分配されて１ビット
誤りとして訂正処理されることになる。このため、各誤
り訂正手段の誤り訂正能力が１ビット分しか有していな
くても、確実に誤り訂正を行なうことができる。

また別の本発明によれば、上記したようにディジタル信
号に発生した連続する複数のビット誤りを１ビット誤り
として訂正可能な誤り訂正手段を用い、かつこのような
誤り訂正手段を和分演算回路の前段および差分演算回路
の後段にそれぞれ配置したことによって、誤り訂正手段
で冗長ビットの挿入および除去を行なうために必要な速
度変換回路を、送信信号処理回路および受信信号処理回
路で無線回線監視用の付加ビットを挿入および除去する
ために設けられる速度変換回路と兼用することができる
。このため、速度変換回路を送信系および受信系でそれ
ぞれ１つずつにすることができ、これにより装置の構成
を簡単化しかつ装置を安価にすることができる。また、
誤り訂正回路を和分演算回路の前段および差分演算回路
の後段にそれぞれ配置すると、伝送路上でディジタル信
号に発生した１ビット誤りは差動変換により２ビット誤
りとなるが、この２ビット誤りは先に述べたように複数
列の誤り訂正手段に１ビットずつ分配されて１ビット誤
りとして訂正処理されることになるので、誤り訂正能力
が１ビットの誤り訂正手段でも確実に誤り訂正すること
ができる。

（実施例） 第１図（ａ）、（ｂ）は、それぞれ本発明の・一実施例
におけるディジタル無線通信装置の送信系および受信系
の要部構成を示す図である。尚、同図において前記第４
図と同一部分には同一符号を付して詳しい説明は省略す
る。

先ず送信ディジタル信号処理部１００において、速度変
換回路１３は、無線回線監視用の付加ビットと、誤り訂
正符号用の冗長ビットのタイムスロットとを１回の速度
変換により同時に挿入するように構成されており、フレ
ーム同期信号ＦＳは後述する誤り訂正回路符号部に供給
される。

次に変調部２００において、誤り訂正回路符号部７０は
、和分演算回路２１の前段に配置しである。誤り訂正回
路符号部７０は、ディジタル入力信号の同相分ＤＩおよ
び直交骨ＤＱ毎に、それぞれ２個の誤り訂正回路符号器
７１１ａ、７１１ｂおよび７１Ｑａ、７１Ｑｂと、１個
のシリーズ拳パラレル変換器（Ｓ／Ｐ）７２１．７２０
と、１個のパラレル・シリーズ変換器（Ｐ／５）７３１
．７３０とを設けたものである。このうちＳ／Ｐ変換器
７２１．７２Ｑは、ディジタル入力信号の同相分ＤＩお
よび直交分ＤＱを上記各誤り訂正回路符号器７１１ａ、
７１１ｂｌおよび７１Ｑａ、７１Ｑｂに対し、それぞれ
１ビットずつ交互に分配供給するものである。しかして
、誤り訂正回路符号器７１１ａ、７１１ｂには、ディジ
タル入力信号の同相分ＤＩの奇数ビットおよび偶数ビッ
トがそれぞれ供給され、また同様に誤り訂正回路符号器
７１Ｑａ、７１Ｑｂには、ディジタル入力信号の直交分
ＤＱの奇数ビットおよび偶数ビットがそれぞれ供給され
る。また、Ｐ／Ｓ変換器７３１，７３０は、上記３り訂
正回路符号器７１１ａ、７１１ｂおよび７１Ｑａ、７１
Ｑｂからそれぞれ出力される同相分の２系統の信号およ
び直交分の２系統の信号を、それぞれ１系列の同相分の
信号および直交分の信号に合成して出力するものである
。尚、上記Ｓ／Ｐ変換器７２１゜７２ＱおよびＰ／Ｓ変
換器７３１，７３０の動作は、多重化回路１２から供給
されるクロックＣＬＫに同期して行なわれる。また誤り
訂正回路符号器７１１ａ、７丁ｌｂおよび７１Ｑａ。

７１Ｑｂの誤り訂正符号の挿入動作は、前記速度変換回
路１３から供給されるフレーム同期信号ＦＳに同期して
行なわれる。

一方、受信系の受信ディジタル信号処理回路６００にお
いて、速度変換回路６３は前記送信ディジタル信号処理
回路１００の速度変換回路１３と同様に、無線回線監視
用の付加ビットと、誤り訂正符号用の冗長ビットのタイ
ムスロットとを１回の速度変換により同時に除去するよ
うに構成されており、フレーム同期信号ＦＳは後述する
誤り訂正回路復号部に供給される。

また復調部５００において、誤り訂正回路復号部８０は
差分演算回路５７の後段に配置しである。

誤り訂正回路復号部８０は、前記変調部２００の誤り訂
正回路符号部７０と同様に、ディジタル出力信号の同相
分ＤＩおよび直交性ＤＱ毎に、それぞれ２個の誤り訂正
回路復号器８１１ａ。

８１１ｂおよび８１Ｑａ、８１Ｑｂと、１個のシリーズ
・パラレル変換器（Ｓ／Ｐ）８２１゜８２０と、１個の
パラレル・シリーズ変換器（Ｐ／５）８３１，８３Ｑと
を設けたものである。

次に、以上のように構成された装置の動作を説明する。

先ず送信系において、送信ディジタル信号処理回路１０
０に入力された低次群ディジタル信号Ｄｉｎは、速度変
換回路１３により速度変換され、これにより無線回線監
視用の付加ビットと、後段の誤り訂正回路符号部７０で
誤り訂正用の冗長ビットを押入するためのタイムスロッ
トとがそれぞれ挿入される。そして多重化回路１２で多
重化されたのち変調部２００に供給される。

さて、そうして変調部２００に供給されるとディジタル
入力信号は、先ず誤り訂正回路符号部７０に導入される
。この誤り訂正回路符号部７０では、上記ディジタル入
力信号は同相分ＤＩおよび直交性ＤＱ毎に、Ｓ／Ｐ変換
器７２１，７２０により２個の誤り訂正回路符号器７１
１ａ。

７１１ｂおよび７１０ａ、７１Ｑｂにそれぞれ１ビット
ずつ交互に分配供給される。したがって、上記ディジタ
ル入力信号は、誤り訂正回路符号器７１１ａ、７１１ｂ
および７１Ｑａ、７１Ｑｂにおいて同相分ＤＩおよび直
交性ＤＱ毎に、奇数ビット列と偶数ビット列とに分けら
れた状態でそれぞれ誤り訂正符号化処理が行なわれる。

このように誤り訂正符号化処理がなされた奇数ビット列
および偶数ビット列は、誤り訂正回路符号器７１１ａ、
７１１ｂおよび７１Ｑａ、７１Ｑｂ出力される際に、同
相分および直交分毎にＰ／Ｓ変換器７３１．７３Ｑによ
りそれぞれ１系列のディジタル信号に合成されたのち、
和分演算回路２１に供給される。そして、この和分演算
回路２１でＶ　ｋ　−Ｙ　ｋ−１＋　ｘ　ｋ なる処理が行なわれたのち、リング変調器２３８２４で
周波数変換され、しかるのち送信盤３０およびマイクロ
波増幅器３１を経てアンテナ３２から送出される。

これに対し受信系では、アンテナ４２および低雑音増幅
器４１を介して受信盤４０でマイクロ波信号が受信され
ると、この受信マイクロ波信号は同期検波器５２．５３
で同相分および直交分毎にそれぞれ周波数変換されたの
ち、差分演算回路５７に導入される。この差分演算回路
５７では、受信ディジタル信号Ｄｌｃ、ＤＱｃは ｙｋ−ｙｋ−１−ｘｋ なる差分演算処理が行なわれる。この差分演算処理が終
了すると受信ディジタル信号は、次に誤り訂正回路復号
部８０に導かれる。誤り訂正回路復号部８０では、上記
受信ディジタル信号は同相分および直交分毎に、Ｓ／Ｐ
変換器８２１，８２Ｑにより２個の誤り訂正回路復号器
８１１ａ。

８１１ｂおよび８１Ｑａ、８１Ｑｂにそれぞれ１ビット
ずつ交互に分配供給される。そして、受信ディジタル信
号は、これらの誤り訂正回路復号器８１１ａ、８１１ｂ
および８１Ｑａ、８１Ｑｂにおいて、同相分ＤＩおよび
直交性ＤＱ毎に奇数ビット列と偶数ビット列とに分けら
れた状態でそれぞれ誤り訂正復号化処理される。したが
って、例えばいま伝送路上で伝送信号に１ビット誤りが
発生し、その復調ディジタル信号を差分演算処理するこ
とで第２図に示す如く上記ビット族りが時系列上の隣接
ビットに波及し、これにより２ビット誤りとなっても、
この２ビット誤りは奇数用の誤り訂正回路復号器８１１
ａ、８１Ｑａおよび偶数用の誤り訂正回路復号器８１１
ｂ、８１Ｑｂにおいて、それぞれ第２図に示す如く各々
１ビット誤りとして処理されることになる。このため、
誤り訂正回路復号器８１１ａ、８１１ｂおよび８１Ｑａ
、８１Ｑｂの誤り訂正能力が１ビットであっても、確実
に誤り訂正を行なうことができる。

そうして誤り訂正処理が行なわれた受信ディジタル信号
の奇数ビット列および偶数ビット列は、Ｐ／Ｓ変換器８
３１，８３０で同相分および直交分毎にそれぞれ１系列
のディジタル信号ＤＩ。

ＤＱに合成され、しかるのち受信ディジタル信号処理回
路６００に導入される。そして、この処理回路６００で
は分離回路６１で分離処理されたのち、速度変換回路６
３により無線回線監視用の付加ビットおよび誤り訂正用
の冗長ビットを挿入したタイムスロットがそれぞれ１回
の速度変換により除去され、この処理が終了したのち低
次群ディジタル出力信号Ｄｏｕｔとなって出力される。

このように本実施例であれば、誤り訂正回路符号部７０
および誤り訂正回路復号部８０をそれぞれ和分演算回路
２１の前段、差分演算回路５７の後段に配置したことに
よって、誤り訂正用冗長ビットのタイムスロットの挿入
および除去を、無線回線監視用の付加ビットを挿入およ
び除去するための速度変換回路１３．６３により同時に
行なうことができる。すなわち、速度変換回路は送信系
および受信系においてそれぞれ１つずつに減らすことが
できる。したがって、送信系および受信系において速度
変換回路をそれぞれ２つずつ設けなければならなかった
従来の装置に比べて、装置の回路構成を簡単化すること
ができる。一般に速度変換回路は、電圧制御発振器（Ｖ
　ＣＯ）やカウンタ等からなる比較的複雑な回路構成と
なるため、このような回路を半減できることは装置の構
成を簡単化する上で極めて有効である。また、誤り訂正
回路符号部７０および誤り訂正回路復号部８０をそれぞ
れ和分演算回路２１の前段、差分演算回路５７の後段に
配置すると、差動変換により復調ディジタル信号のビッ
ト誤りが隣接ビットに波及してビット誤りが増加するこ
とになる。しかし、本実施例では誤り訂正回路符号部７
０および誤り訂正回路復号部８０をそれぞれディジタル
信号の同相分および直交分毎に２系統とし、これにより
ディジタル信号の同相分および直交分をそれぞれ奇数ビ
ット列と偶数ビット列とに分割してそれぞれ誤り訂正処
理するようにしている。このため、伝送路上で例えば１
ビット誤りが発生してこの誤りが差動変換により２ビッ
ト誤りに増加しても、誤り訂正回路復号器８１１ａ、８
１１ｂおよび８１Ｑａ、８１Ｑｂでは各々１ビット誤り
として処理することができ、誤り訂正処理上では全く不
具合を生じない。

尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例では誤り訂正回路符号部７０および誤
り訂正回路復号部８０をそれぞれ和分演算回路２１の前
段、差分演算回路５７の後段に配置した場合を例にとっ
て説明したが、第４図に示すようにそれぞれ和分演算回
路２１の後段、差分演算回路５７の前段に配置するよう
にしてもよい。このようにした場合でも、誤り訂正回路
自体は復調ディジタル信号の２ビット誤りを１ビット誤
りとして誤り訂正処理する能力を有しているため、同相
分および直交分毎にそれぞれ１系統の誤り訂正回路符号
器および誤り訂正回路復号器を設けていた従来の誤り訂
正回路に比べて、簡単な構成でありながら高い誤り訂正
能力を得ることができる。また、誤り訂正回路符号器お
よび誤り訂正回路復号器は、同相分および直交分毎にそ
れぞれ３系統以上設けてもよく、その他分配入力手段お
よび合成出力手段の回路構成や装置の各部分の構成、変
調方式の種類等についても、本発明の要旨を逸脱しない
範囲で種々変形して実施できる。

［発明の効果］ 以上詳述したように本発明によれば、ディジタル入力信
号の同相分および直交分毎に、それぞれ複数の誤り訂正
手段と、２個の分配入力手段と、２個の合成出力手段と
を設け、２個の分配入力手段により、上記ディジタル入
力信号の同相分および直交分を上記複数列の誤り訂正手
段にそれぞれ１ビットずつ順に分配して供給し、かつ上
記２個の合成出力手段により、同相分および直交分毎に
上記複数列の誤り訂正手段から出力されたディジタル信
号を１系列のディジタル出力信号にそれぞれ合成するよ
うにしたことによって、伝送路上でディジタル信号に連
続する複数のビット誤りが発生しても、これを１ビット
誤りとして訂正処理することができる誤り訂正回路を提
供することができる。

また別の本発明によれば、誤り訂正回路を、ディジタル
信号の同相分および直交分毎にそれぞれ設けられた複数
列の誤り訂正手段と、これらの誤り訂正手段に上記ディ
ジタル信号の同相分および直交分をそれぞれ１ビットず
つ順に分配して供給する２個の分配入力手段と、上記複
数列の誤り訂正手段から出力されたディジタル信号を同
相分および直交分毎に１系列のディジタル信号に合成す
る２個の合成出力手段とから構成し、この誤り訂正回路
を送信系では和分演算回路の前段に、かつ受信系では差
分演算回路の後段にそれぞれ配置するようにしたことに
よって、差動変換により受信ディジタル信号のビット誤
りが連続する複数のビット誤りに増加しても、これを１
ビット誤りとして誤り訂正処理を行なうことができ、し
かも誤り訂正用の速度変換回路を不要にして装置の構成
を簡単かつ安価にし得るディジタル無線通信装置を提供
することができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるディジタル無線通信
装置の送信系および受信系の要部構成を示す回路ブロッ
ク図、第２図は同装置の動作説明に使用するタイミング
図、第３図は差動変換の処理系統図、第４図は従来のデ
ィジタル無線通信復号器の構成を示すブロック図である
。 Ｔ・・・送信系、Ｒ・・・受信系、１０，１００・・・
送信ディジタル信号処理部、１１．１３・・・送信系の
速度変換回路、１２・・・多重化回路、２０，２００・
・・変調部、２１・・・和分演算回路、２２．７０・・
・誤り訂正回路符号部、２３．２４・・・リング変調器
、２５．５４・・・電力分配器、２６・・・搬送波発振
器、２７・・・同相電力合成器、３０・・・送信盤、３
１・・・マイクロ波増幅器、３２．４２・・・アンテナ
、４０・・・受信盤、４１・・・低雑音増幅器、５０，
５００・・・復調部、５１・・・同相電力分配器、５２
．５３・・・同期検波器、５５・・・再生搬送波発振器
、５６．８０・・・誤り訂正回路復号部、５７・・・差
分演算回路、６０・・・受信ディジタル信号処理部、６
１・・・分離回路、６２．６３・・・受信系の速度変換
回路、７１１ａ、°７１　ｌ　ｂ、７１Ｑａ、７１Ｑｂ
−・−誤り訂正回路符号器、８１１ａ、８１　ｌｂ、８
１Ｑａ。 ８１Ｑｂ・・・誤り訂正回路復号器、７２１，７２Ｑ。 ８２１．８２Ｑ・・・シリーズ・パラレル（Ｓ／Ｐ）変
換器、７３１，７３０，８３１，８３０・・・パラレル
・シリーズ（Ｐ／Ｓ）変換器。 ビア目弄９ 第２図 第３　図（ａ） 出願人代理人　　弁理士　鈴江武彦 第３図（ｂ）

Claims (2)

【特許請求の範囲】
1. （１）多値位相変調方式または多値直交振幅変調方式に
   よりディジタル信号を変調して伝送するディジタル無線
   通信装置に用いられる誤り訂正回路において、 ディジタル入力信号の同相分および直交分毎にそれぞれ
   設けられた複数列の誤り訂正手段と、これらの誤り訂正
   手段に前記ディジタル入力信号の同相分および直交分を
   それぞれ１ビットずつ順に分配して供給する２個の分配
   入力手段と、前記複数列の誤り訂正手段から出力された
   ディジタル信号を同相分および直交分毎にそれぞれ１系
   列のディジタル出力信号に合成する２個の合成出力手段
   とを備えたことを特徴とする誤り訂正回路。
2. （２）送信系に、ディジタル入力信号を速度変換して所
   定の付加ビットを挿入する送信信号処理部と、和分演算
   回路および誤り訂正回路を有し前記送信信号処理部から
   出力されたディジタル信号を変調する変調部とを備え、
   かつ受信系に、差分演算回路および誤り訂正回路を有し
   受信ディジタル信号を復調する復調部と、この復調部か
   ら出力された復調ディジタル信号を速度変換して前記所
   定の付加ビットを除去する受信信号処理部とを備えたデ
   ィジタル無線通信装置において、 前記誤り訂正回路を、ディジタル信号の同相分および直
   交分毎にそれぞれ設けられた複数列の誤り訂正手段と、
   これらの誤り訂正手段に前記ディジタル信号の同相分お
   よび直交分をそれぞれ１ビットずつ順に分配して供給す
   る２個の分配入力手段と、前記複数列の誤り訂正手段か
   ら出力されたディジタル信号を同相分および直交分毎に
   それぞれ１系列のディジタル信号に合成する２個の合成
   出力手段とから構成し、この誤り訂正回路を送信系では
   前記和分演算回路の前段に、かつ受信系では前記差分演
   算回路の後段にそれぞれ配置したことを特徴とするディ
   ジタル無線通信装置。