JP3313394B2 - デジタル多重無線方式におけるビットインタリーブ機能付変復調器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル多重無線方式に
おけるビットインタリーブ機能付変復調器に関する。

【０００２】デジタル多重無線方式においては、周波数
利用効率を改善し、回線の大容量化を図るため多値変調
技術が採用され、現在では２５６ＱＡＭ方式の実用化が
進んでいる。多値化が進むに従って、フェージング等の
歪に対する耐力向上、また、機器そのものの劣化要因
（振幅・ディレイ歪）の克服が重要な課題となってく
る。

【０００３】その課題を克服するために、トランスバー
サル自動等化技術や誤り訂正技術が導入されている。し
かし、それらの技術は基本的にランダム誤りを対象とし
ており、連続誤り（バーストエラー）に対してはあまり
効果を期待できない。

【０００４】特に、海上区間では船舶のレーダー等によ
りバーストエラーを発生することがあり、その対処方法
としてビットインタリーブ技術の適用が検討されてい
る。

【０００５】

【従来の技術】図５は従来のビットインタリーブ機能付
変調器のブロック構成図であり、図６はビットインタリ
ーブ機能付復調器のブロック構成図である。但し、変調
器は送信装置に用いられ、復調器は受信装置に用いられ
るものとする。

【０００６】図５に示す変調器は、速度変換回路１と、
送信信号処理回路２と、オーバーヘッドビット挿入回路
（ＯＨ挿入回路）３と、ＦＥＣ(Forward Error Contro
l) エンコーダ４と、送信側ビットインタリーブ回路５
と、Ｄ／Ａ変換器６，７と、ローパスフィルタ８，９
と、ミキサ１０，１１と、９０度ハイブリッド回路１２
と、局部発振器１３と、同相合成ハイブリッド回路１４
と、アンプ１５とを具備して構成されている。

【０００７】速度変換回路１は、フレーム単位で入力さ
れる第１データＤ１と第２データＤ２とをクロック信号
ＣＬＫに応じて速度変換する。ここでは、１フレーム内
により多くのビットを挿入するための高速変換が行われ
る。

【０００８】また、第１データＤ１は、１６ＱＡＭ方式
であるとすると、４値の内のＩ１チャネル及びＩ２チャ
ネルデータとなり、第２データＤ２はＱ１チャネル及び
Ｑ２チャネルデータとなる。

【０００９】送信信号処理回路２は、速度変換回路１か
ら出力されるデータを和分処理等を行って出力する。Ｏ
Ｈ挿入回路３は、速度変換回路２から出力されるデータ
フレームのオーバーヘッドビット（ＯＨビット）に補助
信号を挿入して出力する。

【００１０】但し、オーバーヘッドビットは、１フレー
ム当たりに例えば、２ビット用意されているものとす
る。また、補助信号は、無線システムの機器監視、打ち
合わせ等に用いられるＤＳＣ（デジタルサービスチャネ
ル）信号やＩＤコード（ルート識別コード）等に用いら
れるものである。

【００１１】ＦＥＣエンコーダ４は、ＯＨ挿入回路３か
ら出力されるデータフレーム内のデータビット及びＯＨ
ビットについてＦＥＣ符号化演算を行い、ＯＨビットの
後にチェックビットを付加して出力する。

【００１２】送信側ビットインタリーブ回路５は、ＦＥ
Ｃエンコーダ４から送られてくる１フレーム（ＦＥＣワ
ード）が所定数まとめられたマルチフレームをＲＡＭ等
を用いて所定データ列に並べ替えて出力する。

【００１３】この送信側ビットインタリーブ回路５が行
う動作を図７及び図８を参照して説明する。図７（ａ）
はビットインタリーブ回路５に入力されるマルチフレー
ムの概略構成を示す。この図から分かるように、マルチ
フレームは、ｍ×Ｎビットから構成されており、１，
２，３，…，ｍまでのｍビットから構成されるフレーム
が＃１，＃２，…，＃ＮまでのＮ個配列されて成るもの
である。

【００１４】このマルチフレームは、ビットインタリー
ブ回路５で、図８に示すような概念に配列構成される。
１フレーム（ＦＥＣワード）は、Ｉ１，Ｑ１，Ｉ２，Ｑ
２の４値が横方向（水平）に配列されたものであり、１
ビット目から順にデータビット領域、ＯＨビット領域、
ＦＥＣチェックビット領域と配列されている。

【００１５】また、各フレーム＃１，＃２，…，＃Ｎが
１フレーム＃１目から順に縦に並べられる。この縦方向
に配列されたフレーム数Ｎをインタリーブの深さと呼ぶ
ことにする。

【００１６】このような図８に示す配列構成からフレー
ム単位で読み出す場合は、１ビット目毎に縦方向に読み
出す。即ち、１ビット目のＩ１，Ｑ１，Ｉ２，Ｑ２の４
値が＃１から順に＃Ｎまで読み出され、これが、図８
（ｂ）に示すように１フレーム目のデータとなる。以降
同様に、２ビット目のＩ１，Ｑ１，Ｉ２，Ｑ２の４値が
＃１から順に＃Ｎまで読み出され、これが２フレーム目
のデータとなり、…、最後に、ｍビット目のＩ１，Ｑ
１，Ｉ２，Ｑ２の４値が＃１から順に＃Ｎまで読み出さ
れ、これがｍフレーム目のデータとなる。

【００１７】このようにして送信側ビットインタリーブ
回路５から読み出された図７（ｂ）に示すデータはＮ×
ｍビットとなり、図７（ａ）に示すマルチフレームと同
データ長となる。

【００１８】送信側ビットインタリーブ回路５から出力
されるデータは、Ｄ／Ａ変換器６，７に入力され、アナ
ログ信号に変換された後、ローパスフィルタ８，９を介
してミキサ１０，１１に入力される。

【００１９】局部発振器１３は中間周波数帯の信号を出
力し、９０度ハイブリッド回路１２は、その中間周波数
帯の信号の位相を９０度ずらし、一方はミキサ１０へ他
方はミキサ１１へ出力する。

【００２０】各ミキサ１０，１１は、９０度ハイブリッ
ド回路１２から出力される中間周波数帯の信号で、ロー
パスフィルタ８，９から出力される信号を変調して出力
する。

【００２１】同相合成ハイブリッド回路１４は、各ミキ
サ１０，１１から出力される変調信号を合成して出力す
る。ここで、直交振幅変調が行われることになる。ハイ
ブリッド回路１４から出力された信号は、アンプ１５に
より増幅されて出力される。この出力されるＩＦ信号Ｓ
１は中間周波数帯なので、その後、図示せぬ送信回路で
無線周波数に変換され、図示せぬアンテナから出力され
る。

【００２２】次に、図６に示す復調器の説明を行う。こ
の復調器は、図５に示す変調器で変調された信号を復調
するものであり、信号分岐用ハイブリッド回路２１と、
ミキサ２２，２３と、９０度ハイブリッド回路２４と、
局部発振器２５と、ローパスフィルタ２６，２７と、Ａ
／Ｄ変換器２８，２９と、波形等化回路３０と、受信側
ビットインタリーブ回路３１と、ワード同期回路３２
と、ＦＥＣデコーダ３３と、オーバーヘッドビット抜取
回路（ＯＨ抜取回路）３４と、受信信号処理回路３５
と、速度変換回路３６とを具備して構成されている。

【００２３】信号分岐用ハイブリッド回路２１には、Ｉ
Ｆ信号Ｓ１′が入力されるが、このＩＦ信号Ｓ１′は、
上述の変調器を有する送信装置から送られてきた無線信
号が、受信装置の図示せぬアンテナで受信された後、図
示せぬ受信回路で中間周波数帯に変換されることにより
得られたものである。

【００２４】信号分岐用ハイブリッド回路２１は、ＩＦ
信号Ｓ１′を分岐して各ミキサ２２，２３へ出力する。
ミキサ２２，２３には、９０度ハイブリッド回路２４で
９０度の位相差がつけられた局部発振器２５から出力さ
れる中間周波数帯の信号が供給されるので、Ｉ１，Ｑ
１，Ｉ２，Ｑ２の４値成分の信号が復調される。

【００２５】これら復調された信号は、ローパスフィル
タ２６，２７を介して、Ａ／Ｄ変換器２８，２９に入力
され、デジタル信号、即ちデータに変換されて波形等化
回路３０に入力される。

【００２６】波形等化回路３０は、無線通信区間で生じ
たフェージング等の影響による歪を訂正し、これを受信
側ビットインタリーブ回路３１へ出力する。受信側ビッ
トインタリーブ回路３１は、送信側ビットインタリーブ
回路５と逆のデータ処理を行う。即ち、受信側ビットイ
ンタリーブ回路３１には、図７（ｂ）に示すデータ列が
入力されるので、これを図７（ａ）に示すデータ列に変
換してワード同期回路３２へ出力する。

【００２７】ワード同期回路３２は、Ｉ１，Ｑ１，Ｉ
２，Ｑ２の４値のワード同期（フレーム同期）を取って
ＦＥＣデコーダ３３へ出力する。ＦＥＣデコーダ３３
は、同期の取られたフレーム内のデータビット及びＯＨ
ビットについてＦＥＣ復号化演算を行い、チェックビッ
トを除去してＯＨ抜取回路３４へ出力する。

【００２８】ＯＨ抜取回路３４は、データフレームのオ
ーバーヘッドビット（ＯＨビット）に挿入された補助信
号Ｓ′を抜き取って受信信号処理回路３５へ出力する。
受信信号処理回路３５は、データの差分処理等を行って
速度変換回路３６へ出力する。

【００２９】速度変換回路３６は、データを図５に示す
速度変換回路１に入力される第１及び第２データＤ１，
Ｄ２と同様な速度に落として出力する。この速度変換に
よって、第１データＤ１′、第２データＤ２′及びクロ
ック信号ＣＬＫ′が出力される。

【００３０】

【発明が解決しようとする課題】ところで、上述したビ
ットインタリーブ機能付変復調器においては、図５に示
す送信側ビットインタリーブ回路５に入力されるフレー
ムのオーバーヘッドが固定データである場合、ビットイ
ンタリーブ処理が行われて送信側ビットインタリーブ回
路５から出力されるフレーム中にＮビットの連続固定デ
ータが発生することになる。

【００３１】これは、ＯＨ挿入回路３に補助信号Ｓが入
力されなかった場合に生じる。補助信号Ｓが入力されな
いとフレームのオーバーヘッドに補助信号Ｓが挿入され
ないので、この場合オーバーヘッドのデータが「０」又
は「１」の固定データとなる。

【００３２】オーバーヘッドに固定データが挿入された
フレームが送信側ビットインタリーブ回路５に入力され
ると、図８に示すデータ構成から分かるように、固定デ
ータがＯＨビット部分に縦方向にＮ個並ぶことになる。
これを読み出す際にはＯＨビットを縦方向に読み出すの
で、読み出されたフレーム中にＮビットの連続固定デー
タが発生することになる。

【００３３】このような連続した固定データがフレーム
中に存在した場合、変調器から出力されるＩＦ信号Ｓ１
のスペクトラムに突起部分が生じたりして平坦なスペク
トラムとならない。このような平坦でないスペクトラム
のＩＦ信号Ｓ１を復調した場合、適正な信号を得ること
ができないといった問題があった。

【００３４】また、図８に示すインタリーブの深さＮが
深い程に固定データが連続することになり、この場合、
ＩＦ信号Ｓ１のスペクトラムがより平坦でなくなるの
で、信号の適正な復調がより困難となる。

【００３５】本発明は、このような点に鑑みてなされた
ものであり、変調器におけるビットインタリーブ処理後
に出力される信号のスペクトラムを平坦にすることがで
き、これによって復調器で適正な信号の復調を行うこと
ができるデジタル多重無線方式におけるビットインター
リーブ機能付変復調器を提供することを目的としてい
る。

【００３６】

【課題を解決するための手段】図１に本発明の原理図を
示す。図中、５１は変調器であり、外部からパラレルに
入力される複数のデータフレームのオーバーヘッド部
に、外部から供給される補助信号Ｓを挿入した後、ビッ
トインタリーブ処理を行い、更に所定周波数キャリアで
変調を行うことによって変調信号を出力するものであ
る。

【００３７】その変調信号は図示せぬ復調器で復調さ
れ、これにより変調器５１に入力された複数のデータが
得られるものである。本発明の特徴部分は、補助信号Ｓ
が供給されている場合はその補助信号Ｓを前記変調器５
１へ出力し、補助信号Ｓが途切れた場合は、その断検出
を行い、この断検出時に任意に変化する信号を変調器５
１へ出力する補助信号生成手段４１を変調器に接続して
構成したことにある。

【００３８】

【作用】上述した本発明によれば、補助信号Ｓが補助信
号生成手段に供給されている場合は、補助信号生成手段
４１から変調器５１へ補助信号Ｓが供給され、補助信号
Ｓが途切れた場合は、任意に変化する信号が変調器５１
へ供給される。

【００３９】従って、変調器５１にパラレル入力される
複数のデータフレームのオーバーヘッド部には、補助信
号Ｓ断の場合でもそのその代わりの信号が挿入される。
従来は、補助信号Ｓが断となるとオーバーヘッド部のデ
ータが固定データとなっていたので、ビットインタリー
ブ処理を行った後連続的に同一データが出力され、この
場合、変調器５１から出力される変調信号のスペクトラ
ムが平坦で無くなり、適正に復調できなくなるといった
ことがあった。

【００４０】しかし、本発明では、常時、オーバーヘッ
ド部に何らかのデータが挿入されるので、その様な不具
合を無くすことができる。

【００４１】

【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。図２は本発明の一実施例によるビットイ
ンターリーブ機能付変調器のブロック構成図である。こ
の図において図５に示す従来例の各部に対応する部分に
は同一符号を付し、その説明を省略する。

【００４２】図２に示す実施例の変調器が図５に示す従
来例の変調器と異なる点は、補助信号生成回路４１を設
け、この補助信号生成回路４１から出力される信号Ｓ″
がＯＨ挿入回路３に入力されるようにしたことにある。

【００４３】補助信号生成回路４１の構成例を、図３及
び図４に示す。図３に示す補助信号生成回路は、信号断
検出回路４２と、ランダム信号発生器４３と、セレクタ
４４とから構成されている。

【００４４】信号断検出回路４２は、従来例で説明した
補助信号Ｓが供給されなくなった際に、その断状態を検
出し、断検出信号Ｓ２をセレクタ４４へ出力するもので
ある。

【００４５】ランダム信号発生器４３は、ランダム信号
Ｒを発生するものである。セレクタ４４は、補助信号Ｓ
が供給されている場合に補助信号Ｓを選択し、これをＯ
Ｈ信号Ｓ″としてＯＨ挿入回路３へ出力し、断検出信号
Ｓ２が供給された場合にランダム信号Ｒを選択し、これ
をＯＨ信号Ｓ″として出力するものである。

【００４６】このような構成の補助信号生成回路によれ
ば、通常、補助信号Ｓが供給されている場合は、補助信
号Ｓがセレクタ４４により選択されてＯＨ信号Ｓ″とし
てＯＨ挿入回路３へ出力される。

【００４７】一方、補助信号Ｓが途切れた場合は、その
信号Ｓの断が信号断検出回路４２により検出され、断検
出信号Ｓ２がセレクタ４４に供給されるので、セレクタ
４４によりランダム信号発生器４３からのランダム信号
Ｒが選択され、これがＯＨ信号Ｓ″としてＯＨ挿入回路
３へ出力される。

【００４８】また、図４に示す補助信号生成回路は、信
号断検出回路４２と、セレクタ４４と、データフリップ
フロップ（ＤＦＦ）４５とから構成されている。ＤＦＦ
４５には、図２に示す第１及び第２データＤ１，Ｄ２で
ある主信号データが供給され、これがクロック信号ＣＬ
Ｋでトリガされることにより、信号Ｒ１としてセレクタ
４４に供給されるようになっている。

【００４９】通常、補助信号Ｓが供給されている場合
は、補助信号Ｓがセレクタ４４により選択されてＯＨ信
号Ｓ″としてＯＨ挿入回路３へ出力される。一方、補助
信号Ｓが途切れた場合は、その信号Ｓの断が信号断検出
回路４２により検出され、断検出信号Ｓ２がセレクタ４
４に供給されるので、セレクタ４４によりＤＦＦ４５の
出力信号Ｒ１が選択され、これがＯＨ信号Ｓ″としてＯ
Ｈ挿入回路３へ出力される。

【００５０】以上、図３、図４の何れの補助信号生成回
路においても、補助信号Ｓが途切れた場合にその代わり
にＯＨ信号Ｓ″がＯＨ挿入回路３に供給されるので、従
来のように、データフレームのＯＨビットが固定データ
となることはない。

【００５１】つまり、従来のように、送信側ビットイン
タリーブ回路５に入力されるフレームのオーバーヘッド
が固定データとなるようなことが無くなる。従って、ビ
ットインタリーブ処理が行われた場合でも送信側ビット
インタリーブ回路５から出力されるフレーム中にＮビッ
トの連続固定データが発生することがなくなるので、変
調器から出力されるＩＦ信号Ｓ１のスペクトラムが平坦
となり、この平坦なスペクトラムのＩＦ信号Ｓ１を復調
した場合に、適正な信号を得ることができる。

【００５２】

【発明の効果】以上説明したように、本発明によれば、
変調器におけるビットインタリーブ処理後に出力される
信号のスペクトラムを平坦にすることができ、これによ
って復調器で適正な信号の復調を行うことができる効果
がある。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の一実施例によるビットインタリーブ機
能付変調器のブロック構成図である。

【図３】図２に示す補助信号生成回路の内部構成図であ
る。

【図４】図２に示す補助信号生成回路の他の内部構成図
である。

【図５】従来のビットインタリーブ機能付変調器のブロ
ック構成図である。

【図６】ビットインタリーブ機能付復調器のブロック構
成図である。

【図７】ビットインタリーブ処理前処理後のフレーム構
成説明図である。

【図８】ビットインタリーブ説明のためのデータ構成図
である。

【符号の説明】

４１ 補助信号生成手段 ５１ 変調器 Ｓ 補助信号

フロントページの続き (72)発明者 相河 聡 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特許3117539（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 27/00 H03M 13/00 H04L 1/00

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 変調器(51)にパラレルに入力される複数
   のデータフレームのオーバーヘッド部に、外部から変調
   器(51)に供給される補助信号(S) を挿入した後、ビット
   インタリーブ処理を行い、更に所定周波数キャリアで変
   調を行うことによって変調信号を出力し、該変調信号を
   復調器で復調して変調器に入力された複数のデータを得
   るデジタル多重無線方式におけるビットインタリーブ機
   能付変復調器において、 前記補助信号(S) が供給されている場合はその補助信号
   (S) を前記変調器(51)へ出力し、該補助信号(S) が途切
   れた場合は、その断検出を行い、この断検出時に任意に
   変化する信号を前記変調器(51)へ出力する補助信号生成
   手段(41)を設け、 該変調器(51)にパラレル入力される複数のデータフレー
   ムのオーバーヘッド部に、該補助信号生成手段(41)から
   出力される信号を挿入するようにしたことを特徴とする
   デジタル多重無線方式におけるビットインタリーブ機能
   付変復調器。
2. 【請求項２】 前記補助信号生成手段(41)を、 前記補助信号(S) の断状態を検出し、この検出信号を出
   力する信号断検出回路と、ランダム信号を発生するラン
   ダム信号発生器と、該検出信号が供給された場合に該ラ
   ンダム信号を選択して出力し、他の場合に該補助信号
   (S) を選択して出力する選択手段とから構成したことを
   特徴とする請求項１記載のデジタル多重無線方式におけ
   るビットインタリーブ機能付変復調器。
3. 【請求項３】 前記補助信号生成手段(41)を、 前記補助信号(S) の断状態を検出し、この検出信号を出
   力する信号断検出回路と、任意に変化する信号をクロッ
   ク信号でトリガして出力するフリップフロップと、該検
   出信号が供給された場合に該フリップフロップの出力信
   号を選択して出力し、他の場合に該補助信号(S) を選択
   して出力する選択手段とから構成したことを特徴とする
   請求項１記載のデジタル多重無線方式におけるビットイ
   ンタリーブ機能付変復調器。
4. 【請求項４】 前記変調器(51)を、 変調器(51)にパラレル入力される複数のデータをクロッ
   ク信号に応じて速度変換を行う速度変換回路と、 該速度変換回路から出力される並列データを主に和分処
   理を行って出力する送信信号処理回路と、 該速度変換回路から出力される並列データフレームのオ
   ーバーヘッド部に、前記補助信号生成手段(41)から出力
   される信号を挿入して出力するオーバーヘッドビット挿
   入回路と、 該オーバーヘッドビット挿入回路から出力される並列デ
   ータフレーム内のデータビット及びオーバーヘッドビッ
   トについてＦＥＣ符号化演算を行い、チェックビットを
   付加して出力するＦＥＣエンコーダと、 該ＦＥＣエンコーダから出力される並列データを、所定
   配列に変換して出力するビットインタリーブ処理を行う
   ビットインタリーブ回路と、 該ビットインタリーブ回路から出力される並列データを
   各々アナログ信号に変換する第１及び第２Ｄ／Ａ変換器
   と、 該第１及び第２Ｄ／Ａ変換器から出力されるアナログ信
   号の遮断周波数より低い周波数成分を通過させる第１及
   び第２ローパスフィルタと、 該第１ローパスフィルタから出力される信号に、中間周
   波数帯の信号を混合して出力する第１ミキサと、第２ロ
   ーパスフィルタから出力される信号に、該第１ミキサに
   供給される中間周波数帯の信号と位相が９０度異なる信
   号を混合して出力する第２ミキサと、 該第１及び第２ミキサから出力される信号を合成して出
   力する同相合成ハイブリッド回路とを具備して構成した
   ことを特徴とする請求項１記載のデジタル多重無線方式
   におけるビットインタリーブ機能付変復調器。