JPH0331028B2 - - Google Patents

Info

Publication number
JPH0331028B2
JPH0331028B2 JP54120308A JP12030879A JPH0331028B2 JP H0331028 B2 JPH0331028 B2 JP H0331028B2 JP 54120308 A JP54120308 A JP 54120308A JP 12030879 A JP12030879 A JP 12030879A JP H0331028 B2 JPH0331028 B2 JP H0331028B2
Authority
JP
Japan
Prior art keywords
signal
frame
phase
digital signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP54120308A
Other languages
English (en)
Other versions
JPS5643855A (en
Inventor
Yasuharu Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP12030879A priority Critical patent/JPS5643855A/ja
Publication of JPS5643855A publication Critical patent/JPS5643855A/ja
Publication of JPH0331028B2 publication Critical patent/JPH0331028B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
本発明は差動論理変換を必要としないデジタル
多値多相変復調方式に関するものである。 一般にこの種の方式においては受信側で位相復
調する場合、所要C/Nの点で有利な同期検波方
式が採られているが、同期検波方式では基準搬送
波再生の際に引込位相の不確定さが生じ、そのた
め送りパルスパターンと復調パルスパターンが異
なる場合がある。これを防ぐために従来差動論理
変換操作を行なう。例えば、2m相(m=1、2、
3…)PSK変調方式の場合は、送りパルスパタ
ーンに2m進の差動論理変換(和分操作)を行い、
一方、受信側にて復調されたパルス列に2m進の
差動論理変換(差分操作)を行うことによつて原
信号を再生している。ところで、デジタル多値多
相変復調方式の中で最ともよく知られている
16QAM変調方式に対する差動論理変換について
検討してみると、一般的に考えれば、12相を有す
るので12進の差動論理変換が必要となるが実際に
は、再生基準搬送波の引込位相の不確定さは、4
値の復調信号を得るためにπ/2ラジアン毎の4つ
の位相状態に限定されねばならない。したがつて
4進の差動論理変換を考慮すればよいことにな
る。これに着目して実現された第1の方式例とし
て、送り側において4進差動論理変換回路を2個
使い、受信側においても同様に4進差動論理変換
回路を2個用いることにより原信号を再生する
16QAM通信方式(詳細は、特開昭52−109811号
参照のこと)がある。この方式によれば、差動論
理変換操作は簡略化されているが、送りベースバ
ンド信号4列はすべて4進差動論理変換がなされ
ているため、符号誤りが2倍に増加する欠点があ
る。そこで前述の欠点を改善する第2の方式例と
して、送り側において、4進差動論理変換回路を
1個使い、受信側においては、4進差動論理変換
回路を1個とゲート回路1個を用いることによつ
て原信号を再生する「デジタル多値多相変復調方
式」(特願昭53−122235)が提案されている。こ
れによれば前述方式例に比して、回路規模が簡略
化され、更にベースバンド信号2列においては符
号誤りの増加が救済される利点がある。又、他に
差動変換回路を全く用いない第3の方式(本出願
人による昭和54年7月31日に特許出願された「多
相多値変調波によるデジタル信号伝送方式」)も
提案されている。この方式は、送りベースバンド
信号にある固定のフレームパルス(“1”連続あ
るいは“0”連続)挿入することによつて、フレ
ーム周期毎に、変調信号マツプ上のあるきまつた
点に変調波を固定する。受信側においては、復調
信号よりフレーム同期を確立させ、復調信号より
フレームパルスを抽出する。ここでフレームパル
スは送りにおいて既知信号(“1”あるいは
“0”)が挿入されているので、復調信号より抽出
されたフレームパルスの極性によつて、復調器の
引込位相を判別することができる。よつて、前記
制御信号によつて復調信号を操作すれば原信号を
再生することができる。この方式によれば、差動
論理変換を全く必要としないので、回路構成の簡
単化及び符号誤りの増加を救済することができる
が、その反面次のような欠点を有する。まず第1
に、固定のフレームパルスを用いるため、フレー
ムパルス時に変調波が、変調信号マツプ上のある
きまつた点に固定されるため、変調の偏りが生じ
スペクトラムにキヤリア成分を含む。その量はサ
ブフレーム周期の長さに反比例するので、キヤリ
ア成分を小さくするためにはサブフレーム周期を
長くしなければならない。第2にサブフレーム周
期が前述の理由で長くなるためフレーム同期の引
込時間が長くなる。第3にフレームパルスが通常
用いられるPNパターンと違つて固定パターン
(“1”連続あるいは“0”連続)であるので、付
加ビツトを挿入する場合、挿入位置がはつきりし
ないので、挿入位置をはつきりさせる付加ビツト
を余分に挿入する必要がある。 本発明の目的は、差動論理変換を必要とせず、
且つ前述の如き欠点除去したデジタル多値多相変
復調方式を提供することにある。 本発明によれば、送信部が、あるパターン列で
構成された第1のフレームパルスをそれぞれ含む
少なくとも4列の第1のデジタル信号で搬送波を
多相多値変調しこの変調波を送信する手段を含
み、受信部が、前記変調波を位相復調しかつ多値
識別して前記第1のデジタル信号に対応した第2
のデジタル信号を再生する手段と、前記第2のデ
ジタル信号によりフレーム同期を確立しフレーム
タイミングを発生する手段と、前記フレームタイ
ミングにより前記第2のデジタル信号から前記第
1のフレームパルスに対応した第2のフレームパ
ルスを抽出する手段と、前記第2のフレームパル
スにより前記再生手段における引込位相を判別し
判別信号を発生する手段と、前記判別信号により
前記第2のデジタル信号を前記第1のデジタル信
号と一致させて前記第1のデジタル信号を発生す
る手段とを含むことを特徴とするデジタル多値多
相変復調方式が得られる。 以下図面を用いて本発明を詳細に説明する。 第1図は前述の第3の方式であるデジタル多値
多相変復調方式例である。図において、1は変調
器、2は復調器、3はフレーム同期回路、4はゲ
ート回路である。第2図は変調器1の出力信号の
ベクトル図であり、第3図はベースバンド信号
S11〜S22のフレーム構成を示している。尚S11
S22を第1パス信号、S21,S22を第2パス信号と
以下便宜的に呼ぶことにする。又、第4図はフレ
ーム同期回路及びゲート回路4の具体例であり
5,6はOR/NOR回路、7〜10は信号選択素
子、11,12は低域ろ波器、13,14はDタ
イプフリツプフロツプ15はフレームタイミング
パルス発生回路、16はハンチング制御回路、1
7は同期パルス探索回路18は一致不一致処理回
路である。 第1図に示される動作説明は前述の特許明細書
に詳細に記載されているので、ここでは簡単な説
明にとどめる。変調器1に入力されるベースバン
ド信号S11〜S22は第3図に示されるように、1サ
ブフレーム(Fs)毎に(S11、S12、S21、S22)=
(1、1、0、0)なる固定のフレームパルス
(F.P)が挿入されることによつて、変調器1の
出力変調ベクトルは第2図におけるA点に固定さ
れる。ここでA点の如き変調信号が復調器2にお
いて復調されるとき、再生基準搬送波の引込不確
定さによつてどのような信号に変化するか考察す
ると、第2図において、A点の信号を原点を軸と
してπ/2ラジアンステツプで回転させた時、一致
する信号B,C,D点の如く変化する。即ち、第
1表の如きになる。
【表】 第1表より、変調信号Aは信号S21′,S22′に関
しては、引込位相に無関係に送り信号と一致した
信号を得ることができるので、信号S21′,S22′を
フレーム同期回路3に入力すれば、ここでフレー
ム同期を確立することができる。フレーム同期が
確立されれば、フレームタイミングパルスFを得
ることができるので、第4図に示されているよう
に、信号S11′及びS21′より、信号Fを用いてフレ
ームパルスF,Pを抽出することができる。信号
S11′及びS12′より抽出されたフレームパルスの復
調器2の引込位相に対する依存性は、第1表の変
化に従うので、信号S11′及びS12′より抽出された
フレームパルスの極性を判別することによつて復
調器2の引込位相を判別することができる。そこ
で、前記判別信号(低減ろ波器11及び12の出
力信号)で、信号選択素子を制御すれば、それら
出力に送り信号と一致した信号S11〜S22を得るこ
とができる。 以上説明したように第1図の構成によつて差動
論理変換を全く用いないシステムを実現できる大
きな利点があるが、その反面次のような欠点があ
る。フレームパルスに固定信号を用いて変調信号
を第2図におけるA点に固定することにより、A
点に変調される確率が増し、変調スペクトラムに
キヤリア成分が生ずる。そのキヤリア成分はサブ
フレーム(Fs)長が短かくなればなるほど量が
増すので、本方式を用いる場合にはサブフレーム
長を長くしなければならないので、フレーム同期
の引込時間が長くなる。 本方式は第3図の如く、フレームパルスが固定
パルスなので、サブフレーム毎の区別がつかない
ため、通常PCM方式で行なわれるように付加ビ
ツトを挿入したい場合、サブフレーム内にすべて
の付加ビツトを挿入するか(この手段では1サブ
フレームが1000ビツト以上となり、フレーム同期
時間が通常の10倍近くとなる。)あるいはサブフ
レーム毎の区別をつけるための付加ビツトを更
に、追加しなければならない。 第5図は本発明によるデジタル多値多相変復調
方式の実施例であり19は判別回路、20はゲー
ト回路である。第6図は復調器1に入力されるベ
ースバンド信号S11〜S22の構成を示している。ま
ず第6図から説明すると、フレームパルスは7ビ
ツトで構成されるPNパターンを用いており、信
号S11とS12には同一タイミングで同極性で挿入さ
れている。又信号S21とS22にも同様な条件で挿入
されている。今信号S11,S12と信号S21,S22との
間には1ビツトの差があるが、これは、変調ベク
トルにおいて、フレームパルスによる変調の偏り
を防止するもので、これによつて変調のランダム
性は保たれる。又、同一タイミングでも、数ビツ
トシフトしたフレームパルスを挿入することによ
つてランダム性を保つこともできる。ここで第5
図の説明の前に復調信号S11′〜S22′と送り信号S11
〜S22との関係を明らかにする。第7図は、第2
図の変調ベクトルをS11とS12に関するものと、
S21とS22に関するものに分解したものである。又
第8図は、復調器2の引込位相の不確定によつて
生ずる基準搬送波の位相状態を表わしている。こ
こで第7図の如き変調信号を第8図の如き基準搬
送波で位相検波した時の復調信号S11′〜S21′につ
いて考察する。 まず、基準搬送波と同相あるいは逆相関係にあ
る変調信号は、その基準搬送波を有するルートの
復調信号となる。その時、同相の場合は送りベー
ス信号と同極性又逆相の場合は送りベースバンド
信号と逆極性の復調信号となる。更に同相とは、
第7図におけるベクトルと第8図におけるベクト
ルが同方向の場合、逆相とはその反対の場合をい
う。 以上の条件を考慮して、信号S11′,S22′と信号
S11,S12および信号S21′,S22′と信号S21,S22との
関係を整理するとそれぞれ第2表及び第3表を得
る。
【表】
【表】 第2表は復調信号S11′,S12′は引込位相によつ
て4つの状態に変化することを表わしている。
又、第3表は復調信号S21′,S22′の引込位相によ
る変化が、2つの状態のみの変化、即ち、原信号
か、あるいは原信号のチヤンネル入替わりのみの
変化であることを表わしている。 ここで話しを第5図に戻すと、第6図の如きベ
ースバンド信号S11〜S22は変調器1に供給され
る。この変調器1で搬送波を多値多相変調し第2
図に示される如き変調信号を得る。変調信号は復
調器2に供給され位相変調及び多値識別され、出
力として復調信号S11′〜S22′を発生する。ここで
復調信号S11′〜S22′は第2表、第3表に従う。復
調信号のうちS22′は分岐されフレーム同期回路3
に供給され、ここでフレーム同期が確立される。
説明をつけ加えると、信号S22′は第3表に示され
ているように引込相の変化によつて信号S21にな
つたり信号S22になつたりするが、信号S21とS22
には、第6図に示されているように、同一タイミ
ングで同一フレームパルスが挿入されているの
で、復調信号S22′からは、引込位相に無関係に送
り側で挿入されたフレームパルスと同一のものが
得られるので、信号S22′を用いてフレーム同期を
確立することができる。もちろん信号S21′を用い
てもフレーム同期を確立することができる。 次に、信号S11′,S12′,S21′をそれぞれ判別回路
19に供給し、ここで、フレーム同期回路3にて
得られるフレームタイミングパルスFを用いて信
号S11′,S12′,S21′からフレームパルスを抽出す
る。抽出されたフレームパルスの状態と引込位相
との関係は先に説明したように第2表及び第3表
に従うので、第2表及び第3表を論理回路で実現
すれば、引込位相を判別することができる。その
結果得られた判別信号がG1〜G3であり、それら
によつてゲート回路20を制御することによつ
て、その出力で原信号S11〜S22を得ることができ
る。ゲート回路20はS11′〜S22′が有する引込位
相による不確定さを打消し、原信号S11〜S22を再
生する論理回路から成つている。 第9図は判別回路19の実施例であり、21は
1ビツト遅延回路、22〜24はDタイプフリツ
プフロツプ、25〜27はExclusive−OR(EX
−OR)回路である。 復調信号S21′,S11′,S12′はまずEX−OR回路2
2〜24で、フレームタイミングパルスFによつ
てリタイミングされることによつてフレームパル
スが抽出される。信号S21′は1ビツト遅延回路2
1を経由しているが、第6図で示されているよう
に、信号S21及びS22はS11及びS12に比して1ビツ
ト進んでいるため、これを補正するためのもので
ある。更に22〜24の出力はEX−OR回路2
5〜27に供給されその出力として判別信号G1
〜G3が得られる。 第4表は引込位相の状態と22〜24の出力信
号及び、引込位相状態と判別信号G1〜G3の関係
を表わしている。前者の関係は第2表、第3表よ
り求めることができる。Mはフレームパルス列を
表わしている。
【表】 第4表のように、引込状態を判別する判別信号
G1〜G3を第9図の如き回路によつて得ることが
できる。G1〜G3信号はDC信号であり、トランジ
エント信号あるいは誤りパルスを含むと誤動作を
生ずるので、低域ろ波器を介する方が望ましい。 第10図はゲート回路20の実施例であり28
はチヤンネル選択素子、29〜33はOR/NOR
回路、34〜53はAND回路、54〜57はOR
回路である。第10図における回路は第5表及び
第6表の関係を論理回路に置換したもので、第5
表及び第6表は第2表、第3表、第4表から求め
られたものである。
【表】
【表】 第10図におけるチヤンネル選択素子28は現
在1チツプに収容されたICが市販されているの
で、それを用いれば第10図は簡単な構成とな
る。 このように本発明によれば、多値多相変復調方
式において、通常のシステムに用いられているフ
レームパルスを監視、判定することによつて、差
動論理変換を全く必要としなくなり、回路規模が
小さくなるのみならず、差動論理変換による符号
誤りの増加が救済される多大の利点がある。又従
来例が有していた欠点はすべて解消することがで
きる。即ち、フレームパルスとしてPN信号を用
いているので、通常のPCMシステムと変わると
ころがなく送信スペクトラム、フレーム同期の引
込時間、付加ビツト挿入の容易性等は、何ら問題
とならない。 又、以上は16QAM変復調方式について説明を
行つたが、本発明の適用はこれに限られるもので
はなく、それ以上の多値多相変復調方式にも可能
である。その場合、本発明によれば、フレーム同
期の確立及び引込状態の判別のために少なくとも
第1パス及び第2パスで構成される4列のベース
バンド信号にフレームパルスが挿入されていれば
良いので、他のベースバンド信号即ち第3パス以
上の信号にはフレームパルスを挿入する必要はな
い。
【図面の簡単な説明】
第1図は第3の方式によるデジタル多値多相変
復調方式例、第2図は出力信号ベクトル図、第3
図は第1図におけるフレーム構成例、第4図は第
1図におけるフレーム同期回路及びゲート回路
例、第5図は本発明によるデジタル多値多相変復
調方式の実施例、第6図は本発明によるフレーム
構成の実施例、第7図は変調ベクトル図、第8図
は基準搬送波の位相状態図、第9図は判別回路の
実施例、第10図はゲート回路の実施例である。 図において、1は変調回路、2は復調回路、3
はフレーム同期回路、4はゲート回路、5〜6,
29〜33はOR/NOR回路、7〜10は信号選
択素子、11〜12は低域ろ波器、13,14,
22〜24はDタイプフリツプフロツプ、15は
フレームタイミングパルス発生回路、16はハン
チング制御回路、17は同期パルス探索回路、1
8は一致不一致処理回路、19は判別回路、20
はゲート回路、21は1ビツト遅延回路、25〜
27はExclusive−OR回路、28はチヤンネル
選択素子、34〜53はAND回路、54〜57
はOR回路である。

Claims (1)

  1. 【特許請求の範囲】 1 送信部において、疑似ランダムパターン列で
    構成されたフレームパルスがそれぞれ挿入された
    少なくとも第1パスの2列及び第2パスの2列で
    構成される4列の伝送すべき第1のデジタル信号
    であつて、かつ前記第2パスの2列それぞれは同
    じ位置に同じフレームパターンが挿入され、さら
    に前記第2パスの2列には受信部における引込位
    相の変化によつても前記第1のデジタル信号のま
    まかあるいは前記第2パスの2列間の入れ替わり
    しか起こらない列が割りあてられた前記第1のデ
    ジタル信号で搬送波を多相多値変調し送信する手
    段を有し、 前記受信部において、前記変調波を位相復調し
    かつ多値識別して受信された前記第1のデジタル
    信号に対応した第2のデジタル信号を再生する手
    段と、前記第2のデジタル信号のうち前記第2パ
    スに対応する信号によりフレーム同期を確立しフ
    レームタイミングを発生する手段と、前記フレー
    ムタイミングにより前記第2のデジタル信号から
    前記送信部で挿入された前記第1パス及び第2パ
    スそれぞれのフレームパルスを抽出し、この抽出
    された前記第1パス及び第2パスのフレームパル
    スを比較することにより前記再生手段における前
    記引込位相を判別し判別信号を発生する手段と、
    前記判別信号により前記第2のデジタル信号を前
    記第1のデジタル信号と一致させて前記第1のデ
    ジタル信号を発生する手段とを含むことを特徴と
    するデジタル多値相変復調方式。
JP12030879A 1979-09-18 1979-09-18 Digital multilevel, multiphase modulation-demodulation system Granted JPS5643855A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12030879A JPS5643855A (en) 1979-09-18 1979-09-18 Digital multilevel, multiphase modulation-demodulation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12030879A JPS5643855A (en) 1979-09-18 1979-09-18 Digital multilevel, multiphase modulation-demodulation system

Publications (2)

Publication Number Publication Date
JPS5643855A JPS5643855A (en) 1981-04-22
JPH0331028B2 true JPH0331028B2 (ja) 1991-05-02

Family

ID=14783016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12030879A Granted JPS5643855A (en) 1979-09-18 1979-09-18 Digital multilevel, multiphase modulation-demodulation system

Country Status (1)

Country Link
JP (1) JPS5643855A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494239A (en) * 1982-05-26 1985-01-15 At&T Bell Laboratories Frame synchronization and phase ambiguity resolution in QAM transmission systems
JPS62247655A (ja) * 1986-04-10 1987-10-28 Fujitsu Ltd 位相不確定性除去方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4830308A (ja) * 1971-08-19 1973-04-21

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4830308A (ja) * 1971-08-19 1973-04-21

Also Published As

Publication number Publication date
JPS5643855A (en) 1981-04-22

Similar Documents

Publication Publication Date Title
US4347616A (en) Digital multi-level multi-phase modulation communication system
US4703282A (en) Digital demodulation system
US4039961A (en) Demodulator for combined digital amplitude and phase keyed modulation signals
US4328587A (en) Phase slip detector and systems employing the detector
US4409562A (en) Phase correction circuit employing bandpass filters
US3826990A (en) Anti phase-ambiguity for phase-shift keying binary transmission systems
JPH0331028B2 (ja)
US4285062A (en) Digital multi-level multi-phase modulation communication system
EP0448045B1 (en) System for suppressing spread of error generated in differential coding
EP0094058B1 (en) Demodulation device for composite psk-psk modulated waves
JPH06120995A (ja) ディジタル無線用受信機のフレーム同期回路
JPH0515336B2 (ja)
US4134075A (en) Amplitude-and-phase demodulator comprising a quantization circuit
JPH0644757B2 (ja) フレ−ム同期方式
JP2560339B2 (ja) ディジタル復調装置
JPS60189354A (ja) 通信方式
JPS6239944A (ja) 復調装置
JPS6212241A (ja) デイジタル伝送方式
JPH03155237A (ja) ビットタイミング再生回路
JPS60107955A (ja) 基準搬送波再生回路
JPH08172462A (ja) ディジタル無線通信方式
JPH0331025B2 (ja)
JPH057229A (ja) 搬送波再生回路
JPS5840863B2 (ja) 搬送波多値重畳変調方式の復調回路
Nguyen Mathematical modeling and digital signal processing techniques for modern digital communications systems