JPS58172755A - 制御記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマイクープ四グラムで制御された情報処理装置
における制御記憶装置、さらに詳しくいえばマイクログ
ロダツムメモリを含むマイクログｗ／ラムメ４ν制御系
を有する制御記憶装置に関す為。

ハードウェア制御からファームウェア制御へＯ移行によ
る機能の増大、ならびに情報制御装置に対して断食に付
加されるぺ魯種々の機能の存在によって、マイクロプロ
グラムて制御され大情報制御装置Ｉにおいては、記憶す
ぺＩ！イタープーダテムの規模が増加の一通を辿ってい
る。しかし、記憶すべきマイクロプログラムｏａｔｓを
拡大名せ為ことはアドレス空間の幅を増大１せることに
１にるため、制御記憶装置では命令の基本奥行時間が長
くな〕、性能が低下するという欠点があった。一方、マ
イクロプログラムは機能毎にパッケージ化が進み、マイ
クロプログラムを記憶すゐのに必要なアドレス空間上の
すべての部分において鋼繁に飛越しを行うことはまれで
ある。

本発明の目的Ｆｉ！イクロプログラムで制御された情報
処理装置に訃いて、その−構成要素であゐ制御記憶装置
に記憶されているマイクロプログラムを制御配憶装置内
で数ケ所に分割し、これｋよって必ｌ！なアドレス空間
の輻を削減し、高速の制御記憶装置を提供することｋあ
る。

本発明による制−配憶俵置ｒｔ＊数箇の１４７ｍ噸 プロダラムメモリと、アドレスデーターと、アドレス加
算部と、アドレスレジスタと、スタツタレジヌーと、マ
イクロ命令レジスタと、マイクロ命令奥行処理部と、分
岐レジスタと、アドレスインジケータとから成立つ、複
数筒のマイクロプログラムメ篭すはマイタロプロダラム
を分割して記憶するためＯものである。アドレス竜しク
タでＦｉｑイＩＭ”ｊ四グラムメ毫すのアドレスの一つ
ｔ特定して指定する。複数筒のマイクログ四グラムメモ
リとアドレス噌レターとＫよってアドレス空間の輻が削
減される。アドレス加算部はアドレスデークーによって
指定されたアドレスに１を加算し、これＫよってアドレ
スを増分させるものである。

アドレス加算器によって実行処理過程のステップが進め
られる。アドレスレジスタはアドレス加算部によって増
分し大アドレス情報を保持し、ステップを次に進める準
備をするレジメタである。スーツクレジスタは戻９を伴
う分岐命令が指定された場合Ｋｊ［Ｊ）アドレスを保持
する６分岐命令が指定され大場合に＃ｉ、分岐の前にい
りえんｊ！夛アドレスｔスーツクレジヌタに保持した螢
、分岐先アドレスへ制御が分岐してゆく０分岐先でマイ
／Ｗ命令の奥行が終了すると再び戻りアト°レヌヘ豐帰
する。ｉイタＶ命令レジヌクは読出されたマイクロ命令
を保持すゐ。このマイクロ命令はマイクロプログラムメ
毫すの指定されたアドレスから読出されたものである。

マイクロ命令奥行処理部はマイクロ命令レジスタに保持
されたマイクロ命令を実行する大めのもので、演算処理
を行うための部分である。分岐レジスタは飛越し時に必
要なマイク冒プ冒グラムのコードをセットするための４
０である。すなわち、複数筒のマイタ四プロダラムメモ
リの外部に重たがって飛越しを行うように飛越し命令が
指定された場合、飛越し先のマイクロプログラムメモリ
のコードをセットする。これｋよって制御系が飛越しを
行う、アドレスインジケータによって実行すべきマイ／
Ｗ命令を記憶しているマイタログログラムのアドレスを
指示する。

本発明でＦｉＩＩＩ＃！Ｉ箇のマイクログログラムノ４
ＷＫマイクロプログラムを分割して記憶し、これによっ
て命令の基本奥行時間が短縮されるように関連制御部分
を構成して動作させｈ４のである。

本発明について図面を参照して評１ｌｌｌＫＷｌｌ明す
る。

第１図はマイク欝グログラムを４っに分割して記憶した
制御記憶装置の実施例を示す、電源が投入された場合、
または上位装置から起動が指示された場合には指示数１
０１によって分岐レジスタ５ｓＩＰよびアドレスインジ
ケータ６がリセットされる。ζＯとき、アドレス指示線
１０２によってアドレス竜しクタ１は上位装置からの第
１のアドレスデー−線ＳＴを選択する。これＫよってア
ドレスインジケータ・は、例えば第１〜第４０メモリｙ
ｙｖｘ指示曽１ｏｓａ、　　１ｏｓｂ、１０＠＠。

１０８纏の内の１０＠ａＫよって第１のマイクロプログ
ラムメ４！１２ｍを選択する。そこで、アドレス竜しタ
タ１から第１のアドレス情報１１！！１を通してアドレ
ス情報が第１〜第４のマイタ調グロダラ五メモＩＪ２ａ
〜２４とアドレス加算部１とに出力され為、このアドレ
ス情報によって、指定基れたアドレスに記憶されている
マイタロ命令が選択され、第１の！イクロプログラムメ
毫り２ａから＠１０ｖイ／ｍ命令情報ＳＳＺにこのマイ
クロ命令が送出される。マイタ１１命令レジメーＳは第
１のマイクロ命令情報線ｓ２から入力され大マイタａ命
令をラッチして保持し、第雪のマイタ璽命令情報線ｓ３
を介して奥行すぺ自マイ／ＩＩ命令をマイクロ命令実行
処理部４へ送出する。マイクロ命令奥行処理部４は、！
イクー命令しジスー３から与えられたマイクロ命令を奥
行すると共に、奥行アドレス指示線１０３により、次Ｋ
ｌＩ行すべ自マイクロ命令のアドレスの選択をアドレス
噌しタタ１に対して指示する。一方、アドレス加算部Ｔ
＃ｉＭ１のアドレス情報線ｓ１を通って入力され大アド
レス情報を１だけ増分し、そＯ結果を第３のアドレス情
報ａＳＳを介してアドレスレジスターへ出力する。アド
レスレジスタ―はアドレス情報１ＩＳ−を通って加えら
れ九アドレス情報をラッチして保持し、第３のアドレヌ
情報＃ＳＩＫ送出する。

本発明では同一！イクログ田ダツムメ４ｖ内て１の飛越
しは次のようにして行う、すなわち、マイクロ命令が第
２のマイター命令情報線ｓｓを介し口命令実行処理部４
は第４のアドレス情報！１５４を介して飛越し先のアド
レスをアドレス噌しタタＩＫ送出し、アドレスセレクタ
指示−１０１によって、アドレスセレクタ１に第４のア
ドレス情報１１１４を選択させる。このとき、飛越し命
令がサラルーチンを呼び出すものであって、飛越し先で
マイクロプログラムを実行した後で再ひもとのアドレス
に戻る命令であれば、マイクロ命令奥行処理部４からス
タッタ指示線１０Ｆを介しスタックＶｔ）スタＩＩＫＮ
して、＃！３のアドレス情１１Ｍｌ５５のアドレス情報
をラッチして保持するように指示を与える。

次に、第１のアドレス情報線５１のアドレス情報によっ
て決定される範囲のアドレス空間の外に飛越しをする場
合、すなわち現在実行しているマイクロ命令が記憶され
ていゐ第１〜第４のマイク謬プログラムメ毫す２ａ−％
−２４とは異なる！イクログログラムメ毫りに記憶され
ているマイクロ命令を読み出す場合を説明する。最初に
１飛越し命令を指示する前に１飛越しをする先のマイタ
ロプログラムメモリを指示するためのコードを分鋏しジ
ス−［セットするようＫｌｌ達マイター命令を実行する
。第２のマイク闘命令情報線ｓｓを介して、１配マイク
ロ命令が！イク冑命令集行処理部４に送出されると、マ
イクロ命令奥行処理部４は第鵞のアドレスデータ線Ｓ−
および飛越し指示線１０３によって飛越しをする先のマ
イクログログラムメモリを指示しているコードを分岐レ
ジスタ５ヘセットする。

第３のマイクロ命令情報＊ＳＳｔ介してマイタロ命令実
行処理部４に飛越し命令が送出された場合には、マイク
ロ命令奥行処理部４はアドレスインジケータ指示＃１０
４によって＠Ｓのアドレスデータ線ＳＯからアドレスイ
ンジケータ６に情報を取９込むように指示する。アドレ
スインジケータ６は第３のアドレスデータ線−・Ｏ情報
を入力し、ＩＩＰＪｌ〜絶４のメ毫すアドレス西示曽ｔ
ｏｓａ。

１０＠ｂ、１０＠ｅ、１０＠ｄを介して断食なマイクロ
グログラムメモリを選択する。マイクロ命令奥行処理部
４は、さらに第４のアドレス情報線Ｓ４を介してアドレ
スセレクタ１へ飛越すべきアドレスを送出し、アドレス
セレクタ指示１１１０Ｂを介してアドレスセレクタ１に
対して第４のアドレス情報＠５４を選択するように指示
する。

以上説明したように、情報処理装置の機能的動作を制御
する丸めのマイクロプログラムを複数箇に分割して記憶
することによって、必要なアドレス空間の幅会削減する
ことができ、マイクロ命令の基本実行時間を高速化する
ことがで自るという効果がある。

【図面の簡単な説明】

第１図は本発明による制御記憶装置の一実施例を示すブ
ロック図である。 １・拳・アドレス噌しクタ ２１〜２ｄ・・・マイクロプログラムメ毫す３・・・！
イクロ命令レジスタ ４・拳・マイクロ命令実行ｌ＆理部 Ｓ・・・分岐レジスタ ・・・・アドレスインジケータ １・・・アドレス加算器 Ｓ−・・アドレスレジスタ ９拳・・スタックレジスタ ５１〜＠０，１０１〜１０５゜ １０＠ａ　〜１０６ｄ、１０７＠ＩＩ＠信号曽特許出願
人　日本電気株式金社 代理人　弁理士　井　ノ　ロ　　　壽

Claims (1)

【特許請求の範囲】
1. 情報処理装置Ｏ機能的動作を制御するえめにマイタロブ
   −グラムを使用するマイク−プロダラム制御方式の制御
   記憶装置において、前記マイ／ａプログラムを配憶する
   ため０１１数箇のマイＩ■グ目グラムメ毫すと、前記マ
   イタログーグツムメ篭りのアドレスの範囲内で特定Ｏア
   ドレスを推定するえめのアドレス竜しクタと、鋺記アド
   レｘ−ｍレクタによって指定された前記アドレスに１を
   加算して前記アドレスを増分させるためのアドレス加算
   部と、前記アドレス加算部によって増分した―記アドレ
   スの情報を保持す為え、めＯアドレスレジス一と、戻）
   を伴う分岐命令が指定された場合に戻夛アドレスを保持
   すみためのスーツＩレジヌタと、前記マイクロブ田グツ
   ムメ４すの＃１電されえ前記アドレスから読出され大ｉ
   イター命令を保持するえめの！イＩロ命令しジスＩと、
   前記マイター命令レジスタに保持されたマイタ嘗命令を
   実行するための！イタ■命令実行旭理部と、鹸記複数箇
   のマイＩｍｐ謬グラムメ峰すの外部Ｋｔたがゐ飛越しを
   行う大めの飛越し命令が指定された場合に飛越し先□ｖ
   イタロプロダラムメ峰９：Ｉ−ドを令ットする九めＯ分
   岐レジスタと、実行すべ―前記マイクロ命令の配憶され
   ているマイタロプロダラムメ毫リアドレスを指示するた
   めのアドレスインジケータとを具備し、高速演算を行う
   ことがで−１ように制御系を構成したことを特徴とする
   制御記憶装置。