JPS58168578A - 電子式タイプライタの改行制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は所定の標準の改行ピッチでドツト印字を行なう
電子式タイプライタにおいて他の任意の改行ピッチでも
印字しうるようにした改行制御方式に関するものである
。

（２）従来技術と問題点 従来のドツト印字方式゛の電子タイプライタでは（１） 改行ピッチは標準のたとえば１／６または１／６インテ
と決められている。

第１図の用紙１で点線２が標準の改行ピッチとすると、
これよシずれた実線６の位置に印字することは不可能で
ある。

従って、使用者が既に作成し多用しているフォーマット
用紙が改行ピッチが合わないため使用不可能となる不便
がある。

（３）発明の目的 本発明の目的は所定の標準の改行ピッチでドツト印字を
行なう電子式タイグライタにおいて他の任意の改行ピッ
チでも印字しうるようにした改行制御方式を提供するこ
とである。

（４）発明の構成 前記目的を達成するため、本発明の改行制御方式は文章
を絹集し所定の標準の改行ピッチによｐドツト印字を行
なう電子式タイプライタにおいて、編集時指示される任
意の改行量かまたはあらかじめ登録された改行フォーマ
ットに基づきスタート位置からの改行量を標準の改行ピ
ッチとドツト数（２） とにより設定する手段を設けたことを特徴とするもので
ある。

（５）発明の実施例 第２図は本発明の概略説明図である。

同図において、たとえば、−子穴タイブライタにより、
用紙１上の標準ラインによるスタート位置４から「標準
ピッチ２行＋２ドツト」の位置の新ライン（ＮＬ）５に
印字を行ないたい場合や、さらにスタート位置６から「
２竹子Ｘドツト」と、これから「Ｖドツト」の位置にＮ
Ｌ７．８を印字したい場合には、まず文章メモリと表示
器を用いて内容の編集を行なうが、この際内容の印字と
共にこれらのＮＬの位置設定を行なう。または、あらか
じめ印字の内容とその変更すべき改行ピッチを登録して
おく。すなわち、標準ピッチか否か、標準ピッチでなけ
ればそのピッチをドツト数で行ピツチメモリに格納して
おく。これを編集後プリンタに対し印字内容と対応する
改行ピッチを出力し、用紙の所望位置に所望の印字を行
なうことができる。

このようにして既成のフォーマットの用紙を用い（６） 任意の位置に印字することが可能となる。

第３図（α）　、　Ｃｂ）は本発明の実施例の構成説明
図である。

同語籠おいて、右半分は編実用の文章メモリ２２に関連
する制御部（表示器は省略）、左牛分は本発明の要部で
ある行ピツチメモリ２６に関連する制御部であ夛、この
両省からの文字信号出力と行ピツチ信号出力をゲート切
換えしてプリンタに送る構成が示される。

まず、本発明の要部である行ピツチメモリ２５の内容の
１例を同図（ｂ）に示す。すなわち、用紙の容置につき
１行目〜最終行までの各改行ピッチが８ビツトで示され
る。たとえば１ドツト””／１２０インチ単位で１２７
檀の変更ＮＬ童が各行毎に格納される。ＭＳ、ＢはＮＬ
が標準ならば“０”、変更ならば１″で区別して示され
る。標準”０”であると以下のビットはオール゛０″と
する。従って４２図に示す「２行＋２」はスタート位置
から２行はＭＳＢをＩＩ□＃。

各ビットをオール″′０″とし、次のＮＬＪｔとしてＭ
ＳＢ＋：ｉ”、−ｆｒビットに２の値を格納すればよい
。

（４） 第３図（α）において、リード／ライ）（Ｒ／Ｗ）制御
回路１２に文章作成指令が入力されると、文章メモリ２
２と行ピツチメモリ２３の各Ｒ／Ｗ制御回路２６゜２７
が起動される。

文章作成指令とともに、行ピッチの変更を行なう場合は
Ｎｌ、−？−ｉＭ号を入力し、ＡＮＤ　１１ｇ１Ｍ　１
３　トＯＲ回路１５を介して行カウンタ１９をカウント
させる。

この行アドレスをアドレス変換部（１）　２０．　（２
）　２１を経て、それぞれ文章メモリ２２と行ピツチメ
モリ２３をアクセスして改行処理が行なわれる。

また、後述するプリンタ制御回路６ｏからの印刷用今後
の印刷時性終了信号によっても、ＡＮＤ回路１４とＯＲ
回路１５を介して同様に両メモリ２２゜２５に対する改
行地理が行なわれる。

文章メモリ２２の編来手順はドツト列を示す文字入力桁
信号をＯＲ回路１６を介して文字桁カウンタ１８に入れ
、前記行カウンタ１９への入力信号を微分回路１７を通
し発生したトリガ信号で文字桁カウンタ１８をリセット
し、各行毎の文字桁をカウントし、アドレス変Ｍ＃（１
）２ｏでアドレス変換し、文章メモリ（５） ２２をアクセスする。文章メモリ２２はＲ／Ｗ制御回路
２６を介して文字信号を入力し記憶させるとともに、前
記アドレスによシ読出した文字信号出力λをゲート切替
回路２８に送る。また、後述のプリンタ制御回路３０か
らの印刷時文字桁信号によっても、ＯＲ回路１６を介し
て同様に文字カウンタ１８で行毎の文字桁のカウントが
行なわれる。

一方、本発明の要部の行ピツチメモリ２３に対し、同図
（ｂ）の変更ＮＬ−ｉｔを記憶させるため、ファンクシ
ョンキーで指示するとともに、数字キー信号を２進変換
器２４で２進符号に変換し、ＡＮＤ回絡２５を介してＲ
／Ｗ制御回路２７で制御され、行ピツチメモリ２３にｄ
記憶される。このメモリ自答がＮＬ平キー信号入力時改
行の際１行カウンタ１９の行アドレスによシ続出され、
行ピツチ信号出力Ａがゲート切替回路２８に送られる。

ゲート切替回路２８の前Ｉ己入力Ａ、　Ａ′を切替える
ため、文字桁カウンタ１８の出力を行最終桁認識回路２
９に入れて行のＲｋ終桁を検出し、文字信号出力Ａ′を
行ピツチ信号出力Ａに切替え、プリンタ制御回路６０の
制御によシブ（６） リンクに送られ、改行ピッチで改行制御が行なわれる。

なおプリンタ制御回路６０からの印刷信号を印刷指令回
路１１に一時保持し、Ｒ冷制御回路１２に入力し、ルＷ
制御回路２６．２７を制御する。

（６）発明の詳細 な説明したように、本発明によれば、前述のような行ピ
ツチメモリにスタート位置からの改行量を標準の改行ピ
ッチとドツト数で格納しておき、−果時文章の改行の際
これを読出すようにしたものである。これによシ、標準
の改行ピッチを有するプリンタを用い任意の改行ピッチ
で印字することができ、既成の異なるフォーマットの使
用かり能となる。

【図面の簡単な説明】

第１図は従来例の概略説明図、ｓ２図は本発明の概略説
明図、第３図（α＞　、　（ｂ）は本発明の詳細な説明
図であシ、図中１は用紙、４．６はスタート位置、５．
７．８は改行ライン（ＮＬ）、１１は印刷指令回路、１
２　、２６　、２７はルＷ制御回路、１３．１４．２５
はＡＮＤ回路、１５、Ｉ６はＯＲ回路、１７は微分回路
、１８は文字桁（７） カウンタ、１９は行カウンタ、２０．２１はアドレス変
換部、２２は文章メモリ、２３は行ピツチメモリ、２４
は２進変換器、２８はゲート切替回路、２９は行最終桁
認識回路、６０はプリンタ制御回路を示す。 特許出願人富士通株式会社 復代理人　弁理士　１）坂　１１　　重（８） 第１図 第２図 第３図 ２３（ａ　）　　　　　　　　　　　２２ノ２１２０ ドレス　　　　　　　　　　　ドレス 行１″′　　　　　　　変換部　　　　　　　　　変換
部リ　　　　　　　　　（２）　　　　　　　　　９　
　　（＋）　　　　　　　　文章メモ１ノ′−カラン ８ ７２６ ツ憩　　　　　　　　　　　　　　　　　　　　　　　
　　　　　ＦｙＷ和制御回路２ １５文 〆゛°　　ホ ４信 号 ２進　　　　　　　　　　　１ 第３図 （ｂ） １　変更 ／２３ ３９２−

Claims (1)

【特許請求の範囲】
1. 文章をｄＡ４Ｌ所定の標準の改行ピッチによシドット印
   字を行なう電子式タイプライタにおいて、編集時指示さ
   れる任意の改行量かまたはあらかじめ登録された改行フ
   ォーマットに基づきスタート位置からの改行量を標準の
   改行ピッチとドツト数とにより設定する手段を設けたこ
   とを特徴とする成子式タイプライタの改行制御方式。