JPS5816774B2 - ル−プ式デ−タ伝送システム - Google Patents

Description

【発明の詳細な説明】 この発明は複数のデータ伝送ステーションを伝送路によ
り環状接続してなるループ式データ伝送システムに関す
る。

従来、この種ループ式データ伝送システムは第１図に示
す如（ループＬ上に複数のステーションＳＴ１．ＳＴ２
・・・・・・ＳＴｎが縦続結合されて構成されており、
この種のデータ伝送システムに於けるステーション間の
伝送方式としてはＰＣＭ−２４チャネル方式が広く採用
されている。

この際のデータ伝送フォーマットは第２図ａに示す如く
フレームの集合でなり、各フレームはそれぞれ第２図す
に示ス如（，１ビット単位のフレームビット（Ｆ−１”
、ｒ−１０”）と２４個のチャネル群ＣＨ，，ＣＨ２・
・・・・・ＣＨ２４とからなる。

更に各チャネルＣＨ，・・・・・・は第２図Ｃに示す如
く、１ピント単位のチャネルビット（Ｃ−６１”）と７
ビツト単位のデータピントｂ。

、ｂ、・−・・・・ｂ６ とからなる。このＰＣＭ−２
４チャネル方式を採用したループ式データ伝送装置には
、第３図に示す構成方式のものと、第４図に示す構成方
式のものとがある。

第３図に示す構成では、各ステーションＳＴ、 。

ＳＴ２・・・・・・の中継器ＴＭ１．ＴＭ２・・・・・
・それぞれに対応して１個の制御装置ＣＭ７．ＣＭ２・
・・・・・が設けられ、上記したチャネルＣＨ，、ＣＨ
２・・・・・・ＣＨ２４を特に意識することな（、フレ
ームビットとチャネルビットとを除いたデータピント列
を各ステーションＳＴ１・・・・・・がデータビットと
して用いるもので、ここではフレームピントは同期の確
立維持に使用され、チャネルピントは、データ列に０”
が続く（ループ上に信号が存在しない）ことによるクロ
ック抽出の困難に伴う同期上の不都合を回避するために
用いられるものである。

また第４図に示す構成では、フレームビットとチャネル
ピントによりチャネル内の各データビットｂ。

−ｂ６を同定し、各ステーションＳＴ、・・・・・・の
中継器ＴＭ１・・・・・・に対応して設けられた時分割
装置ＭＰ、 ・−・・・・により各データピントを当該
制御装置ＣＭＡ 。

ＣＭＢ・・・・・・に振り分ける方式としている。

すなわち、例えばステーションＳＴ１の制御装置ＣＭＡ
からステーションＳＴ２の制御装置ＣＭＤにデータを送
る場合は各チャネルのデータピントｂ。

を使用し、同じ（ステーションＳＴ１の制御装置ＣＭＣ
からステーションＳＴ２の制御装置ＣＭＥにデータを送
る場合はチャネルＣＨ，のデータビットｂ６を使用する
というように予め定めてお（ことにより、１本の伝送路
で同時に複数のステーション間にて独立にデータ伝送が
できる方式としている。

しかしながら上記した従来の構成方式に於いてはそれぞ
れ次に述べるような不都合が生じていた。

すなわち上記第３図に示す構成に於いては、伝送路上に
同時に複数のステーションＳＴ、・・・・・・よりデー
タを送出することはできず、データを送出できるのは単
１のステーションＳＴｉ に限られるた゛め、その間他
のステーションは伝送が不可能である。

更に同時に多数のステーションが送信要求した場合、ス
テーションによっては大幅に待たされるという不都合が
ある。

まは上記第４図に示す構成に於いては、各フレームの一
部のデータピントを各ステーションで専有して用いるも
のであるため、伝送速度が遅（、多量のデータ転送には
適さない。

また任意のステーション間にてデータ授受を行なうこと
ができない等の不都合がある。

この発明は上記実情に鑑みなされたもので、任意のステ
ーション間にて高速でデータ伝送を行なうことができる
とともに、これと同時に特定のステーション間にてもデ
ータ伝送を行なうことのできるループ式データ伝送シス
テムを提供することを目的とする。

以上図面を参照してこの発明の一実施例を説明する。

第５図はデータ伝送装置に於けるこの発明の要部構成を
示すもので、図中、１１は伝送路りからの信号を受信し
復調する復調器、１２は伝送路りへ信号を送出するため
の変調器、１３は復調器１１で受信された信号から同期
用の基本クロックＣＬＫを再生するクロック抽出回路、
１４は復調器１１およびクロック抽出回路１３より得ら
れる信号からフレームビットＦ、Ｆを検出して同期の確
立をとをためのフレーム検出同期回路、１５はこのフレ
ーム検出同期回路１４および復調器１１、クロック抽出
回路１３等の信号を受けてチャネルビットを検出し１フ
レーム毎に２４個のチャネル分割信号ＣＨ，、ＣＨ２・
・・・・・ＣＨ２４を出力するチャネル分割回路、１６
はこのチャネル分割回路１５およびクロック抽出回路１
３の信号を受けてチャネル毎のデータピント分割信号す
。

、ｂｌ・・・・・・ｂ６を出力するデータビット分割回
路、１７は復調器１１より得られる受信データＲＤと装
置内の送信データＳＤとを選択出力制御するための切換
可換、１８はチャネル分割回路１５より出力される分割
信号ＣＨ１，ＣＨ２・・・・・・およびデータビット分
割回路１６より出力される分割信号す。

、ｂｌ・・・・・・を受げて必要とする任意のデータ伝
送用クロックＣＫＡ 、ＣＫＢ・・・・・・を出力する
マルチプレクサ回路（以下ＭＰＸＲと呼称する）、１９
は送受信データ処理を含む各種の制御を行なう制御装置
、２０はデータ送信時に於いて、必要とするデータビッ
トに制御装置１９より出力される送信データピントを挿
入するためのマルチプレクサ回路（ＭＰＸＴと呼称する
）である。

またＲ８はデータ送信要求を示す信号であり、Ｃ８はそ
の応答信号である。

ここで動作を説明すると、伝送路りを介して送られてき
た信号は復調器１１に入力されて復調され、同時にクロ
ック抽出回路１３に送られて第６図ａに示す基本クロッ
クＣＬＫが生成される。

而してフレーム検出同期回路１４では第６図すに示す受
信データＲＤを受けて１９３ビット月毎に現われるフレ
ームビットＦまたはＦを検出してフレームの同期をとる
。

更にフレーム検出同期回路１４より得られるフレーム開
始検出信号はチャネル分割回路１５に供給される。

このチャネル分割回路１５ではフレーム内のチャネルピ
ッ）Ｃを数え、チャネル別にアクティブとなる信号ＣＨ
，。

ＣＨ２・・・・・・ＣＨ２４（第６図Ｃ参照）を出力す
る。

更にチャネル分割回路１５より得られるチャネルビット
検出信号はデータビット分割回路１６に供給され、デー
タピント分割回路１６ではデータピントに対応する信号
す。

、ｂｌ・・・・・・ｂ６（第６図Ｃ参照）を出力する。

而して上記チャネル分割回路１５より出力される信号Ｃ
Ｈ，、ＣＨ２・・・・・・ＣＨ２４とデータビット分割
回路１６より出力される信号ｂｏ、ｂｌ・・・・・・ｂ
６とはＭＰＸＲ１８に供給され、この入力された信号の
組合せにより高速伝送用のりロック「ＣＫＡ」と低速伝
送用のクロック［ＣＫＢＪ、「ＣＫＣ」がＭＰＸＲｌ
８において生成されて、このクロックが制御装置１９に
送られる。

第６図ｅでは各チャネルのデータビットｂ１〜ｂ６の複
数−ソトを使用する高速伝送用クロック１−ＣＫＡＪと
、チャネルＣＨ，のデータビットｂ。

のみを使用する低速伝送りロックｒｃＫＢ Ｊと、チャ
ネルＣＨ２のデータビットｂ。

のみを使用する低速伝送用クロック「ＣＫＣ」とを示す
。

而して制御装置１９よりデータを送信するには、送信要
求信号Ｒ８をアクティブとし、上記クロックに応じたタ
イミングで送信データＳＤを送り出す。

これによってＭＰＸＴ２０では切換回路１７をＭＰＸＴ
２０側にセットさせ、クロックに対応したデータピント
に送信データＳＤを挿入する。

ここで上記した各クロック「ＣＫＡ」、「ＣＫＢ」、「
ＣＫＣ」の使用例を第７図を参照して説明すると、ルー
プ中の各ステーションＳＴ１．ＳＴ２・・・・・・に設
けられたＴＲＡ−Ｃ，６，、、、は上記第５図に示した
制御装置テアリ、ステーションＳＴ１のｘＭ、Ｓｒ２の
ＹＭ、Ｓｒ１のＺＭは高速データ伝送を行なう端末装置
或いは計算機、ステーションＳＴ２のＡＭ、Ｓｒ１のＢ
Ｍは共に低速データ伝送を行なう端末装置或いは計算機
である。

ここで、ＸＭ、ＹＭ、ＺＭは任意のステーション間でデ
ータ授受を行なうため、高速伝送用クロック「ＣＫＡＪ
を使用している。

またステーションＳＴ２のＡＭは低速伝送用クロックｒ
ｃＫＢＪのタイミングで受信し、同じく低速伝送用クロ
ック１−ＣＫＣＪのタイミングで送信している。

更にステーションＳＴ３０ＢＭは上記クロックｒｃＫｃ
Ｊのタイミングで受信し、クロック１−ＣＫＢ Ｊのタ
イミングで送信する。

この際ステーションＳｒ２．ＳＴ３以外の各ステーショ
ンはクロックｒＣＫＢ Ｊ、「ＣＫＣ」は使用していな
い。

このように上記各クロックｒｃＫＡＪ、ｒｃＫＢＪ、「
ＣＫＣ」を使用して各ステーショの任意モジュール間の
データ伝送を行なわせしめるもので、従って上記第７図
の構成に於いては、ＸＭ、ＹＭ、ＺＭ間は任意に高速デ
ータ伝送が可能であり、またＡＭ、ＢＭ間は１対１の伝
送が同時に可能となる。

以上詳記したように、この発明によれば、複数のデータ
ビットを用い、且つこの時得られる高速用クロック信号
に同期して任意ステーションの高速機器間にて高速デー
タ伝送を行なうことができるとともに、これと同時に特
定のデータビットを用い、且つこの時得られる低速用ク
ロック信号に同期して、任意ステーションの低速機器に
て低速データ伝送を行なうことができる。

従って、効率のよいデータ伝送を行なうことができる。

【図面の簡単な説明】

第１図はループ式データ伝送システムの構成図、第２図
ａ乃至ＣはＰＣＭ−２４チャネル方式を説明するための
フォーマント図、第３図および第４図は従来のデータ伝
送装置に於ける構成方式をそれぞれに説明するためのブ
ロック構成図、第５図はこの発明の一実施例を示すブロ
ック構成図、第６図ａ乃至ｅは上記実施例の動作を説明
するためのタイムチャート、第７図は上記実施例に於け
るステーション間のデータ伝送例を示す図である。 １１・・・・・・復調器、１２・・・・・・変調器、１
３・・・・・・クロック抽出回路、１４・・・・・・フ
レーム検出同期回路、１５・・・・・・チャネル分割回
路、１６・・・・・・データピント分割回路、１７・・
・・・・切換回路、１８・・・・・・マルチプレクサ回
路（ＭＰＸＲ）、１９・・・・・・制御装置、２０・・
・・・・マルチプレクサ回路（ＭＰＸＴ）。

Claims (1)

【特許請求の範囲】
1. １ 複数のステーションが伝送路により環状接続されて
   いるループ式データ伝送システムにおいて、上記各ステ
   ーションは、受信データから同期用のフレームビットを
   検出する手段と、上記フレームピントの検出信号を受け
   てフレーム内の複数のチャネルピントを検出し各チャネ
   ル毎の分割信号を得る手段と、上記チャネルビットの検
   出信号を受けて各チャネル内のデータピント分割信号を
   得る手段と、上記チャネル分割信号およびデータピント
   分割信号を受けて必要とする高速用または低速用のクロ
   ンク信号を制御装置に選択出力する手段と、上記選択出
   力されたクロンク信号に同期して送信データを出力する
   手段とを有し、上記受信データの複数のデータビットを
   用いて上記高速用クロック抽出に同期して任意ステーシ
   ョンの高速機器間のデータ伝送を行なわせしめるととも
   に、これと並行して特定のデータビットを用いて上記低
   速用クロック信号に同期して特定ステーションの低速機
   器間のデータ伝送を行なうことを特徴とするループ式デ
   ータ伝送システム。