JPS58166467A - メモリダンブ制御方式 - Google Patents
メモリダンブ制御方式Info
- Publication number
- JPS58166467A JPS58166467A JP57048552A JP4855282A JPS58166467A JP S58166467 A JPS58166467 A JP S58166467A JP 57048552 A JP57048552 A JP 57048552A JP 4855282 A JP4855282 A JP 4855282A JP S58166467 A JPS58166467 A JP S58166467A
- Authority
- JP
- Japan
- Prior art keywords
- dump
- cpu
- memory
- data
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はシステムトラブルの原因追究等におして有効な
メモリダンプ制御方式に関する。
メモリダンプ制御方式に関する。
電子計算機システムにおいて、システムトラブルの原因
追及、ソフトウェアのディバッグ等で、主記憶装置に格
納されて―るデータの写しをとる所ａ１メモリダンプ“
が有力な手段として用いられている。
追及、ソフトウェアのディバッグ等で、主記憶装置に格
納されて―るデータの写しをとる所ａ１メモリダンプ“
が有力な手段として用いられている。
従来、このメモリダンプの処理を行う場合、第１図に示
す様に、中央演算処理装置（以下単にＣＰＵＪと略す）
が主記憶装置２に記憶された内容を読み出し、データ加
工処理會行彦−オペレータに見やすいデータイメージＶ
ＣＲ換した後、印字装置３に出力していた０この場合、
変換用のバッファ、及び変換プログラムのエリアが主記
憶装置に割や付けられる為、そのエリアに、いままで記
憶されていた内容が破壊され、従って主記憶に格納され
たデータ内容全ての写しを取ることが不可能であった。
す様に、中央演算処理装置（以下単にＣＰＵＪと略す）
が主記憶装置２に記憶された内容を読み出し、データ加
工処理會行彦−オペレータに見やすいデータイメージＶ
ＣＲ換した後、印字装置３に出力していた０この場合、
変換用のバッファ、及び変換プログラムのエリアが主記
憶装置に割や付けられる為、そのエリアに、いままで記
憶されていた内容が破壊され、従って主記憶に格納され
たデータ内容全ての写しを取ることが不可能であった。
また、ＣＰＵが異常動作状態になった場合、このメモリ
ダンプの処理は中断され、一旦システムを初期化（リセ
ット）シた後、ダンプ処理を外開していたものである。
ダンプの処理は中断され、一旦システムを初期化（リセ
ット）シた後、ダンプ処理を外開していたものである。
この為、ハードウェアトラブルが原因でダンプ処理を行
なった際、トラブルの原因がり竜ットさｎて原因究明が
不可能になるケースもあった。
なった際、トラブルの原因がり竜ットさｎて原因究明が
不可能になるケースもあった。
本発明は上記欠点に基づいてなされたものでめり、生紀
憶装置上に格納されたデータを印字制御装置が続出し、
且つ仁の印字制御装置に内蔵烙れたファームウェアによ
りメモリタンプイメージデータに変換し出力することで
主記憶エリアを破壊せず、且りＣＰＵの動作状態に依存
せず、所望の処理を行い得るメモリダンプ制御方式を提
供すること金目的とする。
憶装置上に格納されたデータを印字制御装置が続出し、
且つ仁の印字制御装置に内蔵烙れたファームウェアによ
りメモリタンプイメージデータに変換し出力することで
主記憶エリアを破壊せず、且りＣＰＵの動作状態に依存
せず、所望の処理を行い得るメモリダンプ制御方式を提
供すること金目的とする。
本発明は、主記憶装置に格納されたデータをダンプ処理
するにあたり、オペレータもしくはＣＰＵＫより起動さ
れＤＭＡ機能を内蔵した印字制御装置がこれを貌出し、
且つ内蔵メモリに収納されたファームウェアによりダン
プイメージデータに質候し、この内容を印字装置を介し
て出力するものである。
するにあたり、オペレータもしくはＣＰＵＫより起動さ
れＤＭＡ機能を内蔵した印字制御装置がこれを貌出し、
且つ内蔵メモリに収納されたファームウェアによりダン
プイメージデータに質候し、この内容を印字装置を介し
て出力するものである。
これにより、王紀導エリアを敏康ぜず、また、ＣＰＵの
動作状態とは無関係にダンプ処理がなされ、トラブル時
の原因究明等のｎ度が向上する０ 一〇の実施例〕 以下、１ｍ２図以降を使用して本発明実施例の構成・動
作につき一細にａ町する。
動作状態とは無関係にダンプ処理がなされ、トラブル時
の原因究明等のｎ度が向上する０ 一〇の実施例〕 以下、１ｍ２図以降を使用して本発明実施例の構成・動
作につき一細にａ町する。
第２図は本発明が実埃される情報処理装置の−ｋｌｉ、
例を示すブロック図である。図におりて、２ノはＣＰＵ
、ｚｚは主記憶装置であって、ＣＰＵ２ Ｊはこの王６
１憶装＠２２に格納された１ｐグラムデータに基づき悄
却処煽装置ｔ−構成する各部の＊虐を行う。Ｌｊは印字
制御装置で６って、上記ＣＰＵ２１により起動され、内
蔵されたファームウェアに従い、嵌続される印字装置を
コントロールする。印字制御装＠ＺＳの内部Ｓ成は第４
図にて明らかにされるため、ここでは許造しない〇 上記ＣＰＬＩ ２ Ｊ、王紀憶装箇２２、印手ζ制御＃
ｃｖｔｊ３−はデータバス２６を弁して各々共ＪＩ！ｌ
ｒｃ緩絖される０ ２４は１：ｔ］′４−装置の印￥ハンマ・紙送り機構等
メカニックな部分であって上記印字軸ｎ装置Ｌ−Ｊによ
りコントロールされる。２５ｆゴオペレータが操作する
コンソールパネルであって、印字制御装置１ｌｙｓに接
続される。このパネル２５の外鋭は絶３図に示されてい
る。
例を示すブロック図である。図におりて、２ノはＣＰＵ
、ｚｚは主記憶装置であって、ＣＰＵ２ Ｊはこの王６
１憶装＠２２に格納された１ｐグラムデータに基づき悄
却処煽装置ｔ−構成する各部の＊虐を行う。Ｌｊは印字
制御装置で６って、上記ＣＰＵ２１により起動され、内
蔵されたファームウェアに従い、嵌続される印字装置を
コントロールする。印字制御装＠ＺＳの内部Ｓ成は第４
図にて明らかにされるため、ここでは許造しない〇 上記ＣＰＬＩ ２ Ｊ、王紀憶装箇２２、印手ζ制御＃
ｃｖｔｊ３−はデータバス２６を弁して各々共ＪＩ！ｌ
ｒｃ緩絖される０ ２４は１：ｔ］′４−装置の印￥ハンマ・紙送り機構等
メカニックな部分であって上記印字軸ｎ装置Ｌ−Ｊによ
りコントロールされる。２５ｆゴオペレータが操作する
コンソールパネルであって、印字制御装置１ｌｙｓに接
続される。このパネル２５の外鋭は絶３図に示されてい
る。
絹３図はコンソールパネル２６の外？ＩＭを示す。
図中、Ｓｌはオンライン／オフライン切挨ヌイツテ、３
２は改行スイッチ、３３ｉｉ改負スイツチ、３４は電源
ランプ、３Ｓは用紙切れランプであり、以上は既存の印
字俟噴ｆ付属されたスイッチ・ランノ類でおるためｎＮ
Ｕは述べない０３６はメモリダンプスイッチであり、轡
−オルタネイトスイッチと呼ばれる。このスイッチ３６
の設定内容（ＯＮｌｏＦＦ ）は後述する印字側４１４
Ｈ＆１１１２３に内蔵されたローカルＣＰＵＩＣより読
取り可能なものとする。また、このスイッチ３６が’Ｏ
ＦＦ“状態がら”ＯＮ憶騰になった時、ローカルＣＰＵ
Ｋ対しＩＩＩＪ込みを発するものである。ｊｌはダンプ
開始アドレスを指定する ′アドレススイッチである
。このスイッチ３１は６桁のディジタルスイッチから成
り、その設に内容はローカルＣＰＵがら続４Ｍｎるもの
とする〇銅４図は印字制御装置の内部構成を示すブロッ
ク図である。第２図と同一番号の付されであるブロック
は繭２図と同一機能名称を持つブロックであるため、こ
こでに説明を省略する。
２は改行スイッチ、３３ｉｉ改負スイツチ、３４は電源
ランプ、３Ｓは用紙切れランプであり、以上は既存の印
字俟噴ｆ付属されたスイッチ・ランノ類でおるためｎＮ
Ｕは述べない０３６はメモリダンプスイッチであり、轡
−オルタネイトスイッチと呼ばれる。このスイッチ３６
の設定内容（ＯＮｌｏＦＦ ）は後述する印字側４１４
Ｈ＆１１１２３に内蔵されたローカルＣＰＵＩＣより読
取り可能なものとする。また、このスイッチ３６が’Ｏ
ＦＦ“状態がら”ＯＮ憶騰になった時、ローカルＣＰＵ
Ｋ対しＩＩＩＪ込みを発するものである。ｊｌはダンプ
開始アドレスを指定する ′アドレススイッチである
。このスイッチ３１は６桁のディジタルスイッチから成
り、その設に内容はローカルＣＰＵがら続４Ｍｎるもの
とする〇銅４図は印字制御装置の内部構成を示すブロッ
ク図である。第２図と同一番号の付されであるブロック
は繭２図と同一機能名称を持つブロックであるため、こ
こでに説明を省略する。
図において、４ノはマイクロコンピュータがら成るロー
カ、ＬＣＰＵであり、ローカルメモリ４２に内蔵された
ファームウェアに従い印字制御を行う。このファームウ
ェアのうち本発明にｍ極する部分は側５図にフローチャ
ートとして示されている。４３けデータバス２６とのイ
ンターフェースであり、パスｚ６上に嵌続されるＣＰＵ
２Ｊ・王記憶装ｒＩＬｚｚとのデータ、コントロール信
号の送受ｇＩを竹う０４４は印字装置２２とのデータ、
コントロール信号の送受信を行う。４４＃ｉ印字装置と
のインターフェースであり、＃Ｊ子データ及び各檀コン
トロール偏号の送出を行う。４５は内部バスであって、
ローカルＣＰＵ４１Ｆ−１このパス４５を経由してロー
カルメモリ４２のＷＥＡルＭＩＴＥ 及び印字装置への
データの供給を行う。
カ、ＬＣＰＵであり、ローカルメモリ４２に内蔵された
ファームウェアに従い印字制御を行う。このファームウ
ェアのうち本発明にｍ極する部分は側５図にフローチャ
ートとして示されている。４３けデータバス２６とのイ
ンターフェースであり、パスｚ６上に嵌続されるＣＰＵ
２Ｊ・王記憶装ｒＩＬｚｚとのデータ、コントロール信
号の送受ｇＩを竹う０４４は印字装置２２とのデータ、
コントロール信号の送受信を行う。４４＃ｉ印字装置と
のインターフェースであり、＃Ｊ子データ及び各檀コン
トロール偏号の送出を行う。４５は内部バスであって、
ローカルＣＰＵ４１Ｆ−１このパス４５を経由してロー
カルメモリ４２のＷＥＡルＭＩＴＥ 及び印字装置への
データの供給を行う。
島５図はメモリタンプスイッチがＯＮのときのローカル
ＣＰＵ４Ｊの動作を示すファームウェアフローチャート
、側６区は本発明によりなされるメモリダンプ出力輿を
示す。
ＣＰＵ４Ｊの動作を示すファームウェアフローチャート
、側６区は本発明によりなされるメモリダンプ出力輿を
示す。
以下、本発明実施例の動作につ睡峠細に説明する０
印字出力を行う時、ＣＰＵ２１は印字側＠装置ｌｌ、ｔ
Ｋ対し、バス２６を介して印字加令と共に、主記憶袈１
１２２に格納嘔れている４１字データの先−アドレス、
印字データの最さ會ノくラメータとして与える。これを
受信したローカルＣＰＵａＪは主記憶装ｍｉｘの指定さ
れたアドレスから印字データを順次読み出し、プリンタ
メカｚ４を制御して印字の実行を指令する。指示された
長さの印字データの処理を光子した時、印字側＠輪直Ｌ
」はＣＰＵ２ノに終了割込みを発生する。
Ｋ対し、バス２６を介して印字加令と共に、主記憶袈１
１２２に格納嘔れている４１字データの先−アドレス、
印字データの最さ會ノくラメータとして与える。これを
受信したローカルＣＰＵａＪは主記憶装ｍｉｘの指定さ
れたアドレスから印字データを順次読み出し、プリンタ
メカｚ４を制御して印字の実行を指令する。指示された
長さの印字データの処理を光子した時、印字側＠輪直Ｌ
」はＣＰＵ２ノに終了割込みを発生する。
一７ｊ、フｌＪンタのコントロールパネル２５上のメモ
リダンプスイッチ３６が’ ＯＮ Ｎ状ＪＩ！［なると
ローカルＣＰＵ４Ｊは以下に示す動作を開始゛する。こ
ｎは１１５図のフローチャートを参照することにより明
らかになる。
リダンプスイッチ３６が’ ＯＮ Ｎ状ＪＩ！［なると
ローカルＣＰＵ４Ｊは以下に示す動作を開始゛する。こ
ｎは１１５図のフローチャートを参照することにより明
らかになる。
まず、メモリタンプスイッチ３６が１ＯＮ“になった時
、印字制御ＫＩＭｍ、ｌ！に内蔵されたローカルＣＰＵ
４Ｊに対し割込みが通知される。
、印字制御ＫＩＭｍ、ｌ！に内蔵されたローカルＣＰＵ
４Ｊに対し割込みが通知される。
劃込み％生により、ローカルＣＰＵ４１はパネルスイッ
チ３）をチェックし、オフライン１１１１にわｎば以−
トに列挙（（ａ）〜（ｆ））する処理を逐次性なう。
チ３）をチェックし、オフライン１１１１にわｎば以−
トに列挙（（ａ）〜（ｆ））する処理を逐次性なう。
（ａ） コンソールパネルｚ５上のタンプ開始アドレ
ススイッチ３７の設定漣、第３凶では’ ０２０５００
“ を入力する。
ススイッチ３７の設定漣、第３凶では’ ０２０５００
“ を入力する。
（ｂ） メモリダンプスイッチ３６をチェックし２、
ゝＯＮ’状謄であれば（ｃ）以降の処４を付ないゝ０Ｆ
ＦＮ状騰であれば処理を終ｆする０（ｃ）−行分のダン
プ印字に必嶽な分のデータ（第６図の例では１６バイト
）ケミ）で入力したダンプ開始アドレスを基に、王紀儂
装置２２から絖み出す。
ゝＯＮ’状謄であれば（ｃ）以降の処４を付ないゝ０Ｆ
ＦＮ状騰であれば処理を終ｆする０（ｃ）−行分のダン
プ印字に必嶽な分のデータ（第６図の例では１６バイト
）ケミ）で入力したダンプ開始アドレスを基に、王紀儂
装置２２から絖み出す。
（ｄ） 読み出したデータをもとに第６図に示ｒ −
行分のダンプイメージを作成する。
行分のダンプイメージを作成する。
（−） 作成したダンプイメージを印字し、改行を行
う。
う。
（ｆ） 主記憶装ｆ１１２２からの絖み田［−、アド
レスケ梃耕して（ｂ）に戻る。
レスケ梃耕して（ｂ）に戻る。
上記の処理はメモリダンプスイッチ３６か１６ＦＦ＃状
態になるまで続けら１１、第６図に示す内容が一例とし
て出力され、る。謔６図はメモリダンプ出力例でめり、
図中６０１ｒｉメモリアドレスを示し、６０２は読み出
されたデータをＨＥｘ （ｔｔ；ｍｅ）表示で示したも
の、６０３は絖み出されたデータをＡＳＣＩＩコードで
示したものである。
態になるまで続けら１１、第６図に示す内容が一例とし
て出力され、る。謔６図はメモリダンプ出力例でめり、
図中６０１ｒｉメモリアドレスを示し、６０２は読み出
されたデータをＨＥｘ （ｔｔ；ｍｅ）表示で示したも
の、６０３は絖み出されたデータをＡＳＣＩＩコードで
示したものである。
以上は、オペレータ指示によって、ダンプが付なわれる
場合について述べたが、同４＃Ｉにソフトウェア（ＣＰ
Ｕ２Ｊ）のＴｈ４によりタンプ印字出力を行なうことも
可詑である。この場合、ＣＰＵｚｌから、ダンプｋＥコ
マンドとタンプ１１始アドレス、ダンプデータ扱が印字
制御１１１ｉ！置Ｌ」に込られ、印字側＠装置２３はこ
れに基づきタンプのための印字動作を有なう。
場合について述べたが、同４＃Ｉにソフトウェア（ＣＰ
Ｕ２Ｊ）のＴｈ４によりタンプ印字出力を行なうことも
可詑である。この場合、ＣＰＵｚｌから、ダンプｋＥコ
マンドとタンプ１１始アドレス、ダンプデータ扱が印字
制御１１１ｉ！置Ｌ」に込られ、印字側＠装置２３はこ
れに基づきタンプのための印字動作を有なう。
以Ｅ貌明の如く本発明によれをゴ、主記憶エリアの内容
を破壊することなく、全ての内容の写しをプリントアウ
トすることができ、またＣＰＵが異常状−に陥った時喀
、メモリダンプ処理をたたちに実行できる。上記により
、トラブル時の原因解明の精度が上る。
を破壊することなく、全ての内容の写しをプリントアウ
トすることができ、またＣＰＵが異常状−に陥った時喀
、メモリダンプ処理をたたちに実行できる。上記により
、トラブル時の原因解明の精度が上る。
第１図は従来におけるメモリダンプ処理を示す概念図、
第２図は本発明が実現される情報処理装置の構成例を示
すブロック図、第３図は第２図にて示されるコンソール
パネルの外観図、第４図は絽２凶にボされる印字如制御
鉄１の内部構成を下すブロック図、第５区ｊは不発ψ］
の１作を示すファームウェアフローチャート、！ｉｇ６
凶は本％明に↓りなさｎるメモリタンフ出力桝１會出す
。 ２ノ・・ＣＰＵ、ｚｌ・・王メモリ、２３・・印字ｔｌ
ｌＪ ＃装置、２５・・コンソールノくネル、４１ ロ
ーカルＣＰＬＩ、４２・・ローカルメモリＣ）ｍ−人代
理人 弁理士 鈴 江 武 鉢第１図 第３図 ５ 第４図 第５図
第２図は本発明が実現される情報処理装置の構成例を示
すブロック図、第３図は第２図にて示されるコンソール
パネルの外観図、第４図は絽２凶にボされる印字如制御
鉄１の内部構成を下すブロック図、第５区ｊは不発ψ］
の１作を示すファームウェアフローチャート、！ｉｇ６
凶は本％明に↓りなさｎるメモリタンフ出力桝１會出す
。 ２ノ・・ＣＰＵ、ｚｌ・・王メモリ、２３・・印字ｔｌ
ｌＪ ＃装置、２５・・コンソールノくネル、４１ ロ
ーカルＣＰＬＩ、４２・・ローカルメモリＣ）ｍ−人代
理人 弁理士 鈴 江 武 鉢第１図 第３図 ５ 第４図 第５図
Claims (1)
- ＣＰＵと主メモリがパスを介してＩＩ絖されて成る情報
処理装置におｉて、オペレータ指示４しくはＣＰＵから
発せられる命令により起動され、指定された主メモリア
ドレスに基づき所定単位毎のデータを拳次読出し、これ
を内蔵されたメモリに収納しであるファームウェアルー
チンによ）メモリダンプイメージに変換し、接続される
印字装置に順次印字出力指令を発するローカルＣＰＵを
持つ印字制御装置を上記バスに接続し、上記ＣＰＵの動
作状ｌＩＫかかわらず、−一カルＣＰＵＩ’Ｃよってダ
ンプイメージデータを作成し、これに基づき主記憶装置
の内容を印字出力することを特徴とするメモリダンプ制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57048552A JPS58166467A (ja) | 1982-03-26 | 1982-03-26 | メモリダンブ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57048552A JPS58166467A (ja) | 1982-03-26 | 1982-03-26 | メモリダンブ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58166467A true JPS58166467A (ja) | 1983-10-01 |
Family
ID=12806531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57048552A Pending JPS58166467A (ja) | 1982-03-26 | 1982-03-26 | メモリダンブ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166467A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221840A (ja) * | 1985-03-12 | 1986-10-02 | Fujitsu Ltd | ダンプ出力スキツプ方式 |
| JPS61296444A (ja) * | 1985-06-25 | 1986-12-27 | Fujitsu Ltd | メモリ情報出力制御方式 |
| JPS6347851A (ja) * | 1986-08-15 | 1988-02-29 | Nec Corp | アボ−トダンプ出力方式 |
-
1982
- 1982-03-26 JP JP57048552A patent/JPS58166467A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221840A (ja) * | 1985-03-12 | 1986-10-02 | Fujitsu Ltd | ダンプ出力スキツプ方式 |
| JPS61296444A (ja) * | 1985-06-25 | 1986-12-27 | Fujitsu Ltd | メモリ情報出力制御方式 |
| JPS6347851A (ja) * | 1986-08-15 | 1988-02-29 | Nec Corp | アボ−トダンプ出力方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58166467A (ja) | メモリダンブ制御方式 | |
| KR870009315A (ko) | 전자식 금전 등록기 | |
| KR0149778B1 (ko) | 화상형성장치의 오존방출팬 구동 제어방법 | |
| JPS59129182A (ja) | 印刷制御方法 | |
| JPS63145048A (ja) | 印字装置 | |
| US4941109A (en) | Method of effectively performing a feed operation and printing apparatus for realizing the method | |
| JPH0512824Y2 (ja) | ||
| JPS62102330A (ja) | 印刷装置 | |
| JPH0312729A (ja) | 記録装置 | |
| JPS62238757A (ja) | 印字制御方式 | |
| JPH058516A (ja) | プリンタ装置 | |
| JP2758832B2 (ja) | 印刷制御装置 | |
| JPH0532020A (ja) | 印刷装置 | |
| JPS58222334A (ja) | プリンタ | |
| JPS56153442A (en) | Output code translator for printer | |
| JPH05307453A (ja) | プリンタ | |
| JPH07230369A (ja) | プリンタ装置 | |
| JPH11227303A (ja) | 印刷装置 | |
| JPH03166603A (ja) | プログラマブルコントローラ | |
| JPH08328717A (ja) | シリアル入力インタフェース付きキーボード | |
| JPS61240321A (ja) | 印字装置 | |
| EP0122292A1 (en) | Data input/output apparatus | |
| JPH0624048A (ja) | プリンタ | |
| JPS63199662A (ja) | プリンタ | |
| JPH04288616A (ja) | 縮小印刷処理方法 |