JPS58165421A - A/d変換器 - Google Patents
A/d変換器Info
- Publication number
- JPS58165421A JPS58165421A JP4856382A JP4856382A JPS58165421A JP S58165421 A JPS58165421 A JP S58165421A JP 4856382 A JP4856382 A JP 4856382A JP 4856382 A JP4856382 A JP 4856382A JP S58165421 A JPS58165421 A JP S58165421A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- comparators
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発@O技術分野〕
本発@杜高遭Kll1mFの高いの変換を行い得る簡易
で実用性の高い構成OA/b変換器に関すゐ。
で実用性の高い構成OA/b変換器に関すゐ。
〔発W140技術的背景〕
高速動作置のυ変換器として従来より第111に示す並
列比較ItOものが知られている。この並列比較蓋のυ
変換器は、量子化レベルの数だけ電圧比較器1m、Ib
〜1墓を並列的に設け、これらの比較@Ja、fl+〜
1mの一方の入力゛にアナログ電圧VIMを印加すると
共に、例えば直列接続され九抵抗ja、jb−1m+1
により分圧設定され丸上記各量子化レベルに相当し九基
拳電圧を前記電圧比較器1m、lb〜1nの他方の入力
に印加してヒれら0間の電圧比較を同時に行わしめるも
のである。そしてこれらの比較結果をr−)回路1を介
して符号化回路4に入力して、前記アナログ電圧Vll
lに相当し九ディジタル出力を得るものである。
列比較ItOものが知られている。この並列比較蓋のυ
変換器は、量子化レベルの数だけ電圧比較器1m、Ib
〜1墓を並列的に設け、これらの比較@Ja、fl+〜
1mの一方の入力゛にアナログ電圧VIMを印加すると
共に、例えば直列接続され九抵抗ja、jb−1m+1
により分圧設定され丸上記各量子化レベルに相当し九基
拳電圧を前記電圧比較器1m、lb〜1nの他方の入力
に印加してヒれら0間の電圧比較を同時に行わしめるも
のである。そしてこれらの比較結果をr−)回路1を介
して符号化回路4に入力して、前記アナログ電圧Vll
lに相当し九ディジタル出力を得るものである。
この場合、例え#iloビットのディジタル符号化を行
う場合、(g”−t)個の電圧比較器が、つ壕に一般的
には(2−1)個O電圧比着器を用いてNビットのディ
ジタル符号化が行われる。
う場合、(g”−t)個の電圧比較器が、つ壕に一般的
には(2−1)個O電圧比着器を用いてNビットのディ
ジタル符号化が行われる。
そして前記基準電圧は、直列抵抗回路2の各抵杭ja、
jls〜jB+1 0値を全て等しく設定し、その両端
にディジタル変換Oダイナミックレンジを規定する上限
電圧Vl?、下限電圧V1mlを印加することにより設
定されている。
jls〜jB+1 0値を全て等しく設定し、その両端
にディジタル変換Oダイナミックレンジを規定する上限
電圧Vl?、下限電圧V1mlを印加することにより設
定されている。
ところが各電圧比較器1m、1b〜INは、理想的には
そO入カインピーダンスが無限大であるが、1IliK
は各電圧埠較器1*、Ib〜1鳳の入力段を構成してい
る工(2ツクホロア回路に魚なるペース電流が流れ込む
。この為、直列抵抗回路IKよって設定される基準電圧
特性は、第2図に示されるようK11il!的tCa点
曽となるべきものが実線で示すように弧を描く。このよ
うな電圧誤差はVb蜜換一度の劣化を招くものであ)、
一般的には直列’*に’I回路1に流す電流量を多くす
る等して上鮎ニー圧誤差が最小量子化レベル(Llll
)03A以下□に1にるように抑えられる。然し乍ら、
仁のように電流量を多くすること杜、υ蜜換IIO実用
化上好tしくない。
そO入カインピーダンスが無限大であるが、1IliK
は各電圧埠較器1*、Ib〜1鳳の入力段を構成してい
る工(2ツクホロア回路に魚なるペース電流が流れ込む
。この為、直列抵抗回路IKよって設定される基準電圧
特性は、第2図に示されるようK11il!的tCa点
曽となるべきものが実線で示すように弧を描く。このよ
うな電圧誤差はVb蜜換一度の劣化を招くものであ)、
一般的には直列’*に’I回路1に流す電流量を多くす
る等して上鮎ニー圧誤差が最小量子化レベル(Llll
)03A以下□に1にるように抑えられる。然し乍ら、
仁のように電流量を多くすること杜、υ蜜換IIO実用
化上好tしくない。
そこで従来、1ltllに示すように電流補償回路5を
設け、直列抵抗回路2の数個所における抵抗接続点に前
記比較器1m、Ib〜Iyaへの流れ込みによって失わ
れた電流に相幽する電流を供給することが行われている
。このような電流補償によれば第311に示すように数
個所の基準電圧を理想電圧に一歇させることができるの
で、その分だけ全体に夏って比較基準電圧の誤差を低減
することが可能とな如、変換精度の向上を図り得る。
設け、直列抵抗回路2の数個所における抵抗接続点に前
記比較器1m、Ib〜Iyaへの流れ込みによって失わ
れた電流に相幽する電流を供給することが行われている
。このような電流補償によれば第311に示すように数
個所の基準電圧を理想電圧に一歇させることができるの
で、その分だけ全体に夏って比較基準電圧の誤差を低減
することが可能とな如、変換精度の向上を図り得る。
然し乍ら、このような電流補償副路5を構成する電流増
幅器6m、1b=ikは、例えば第4図に示すように一
般に差動増幅回路によって実現される。しかも前述し九
ようにこの種のυ変換器は非常に多くの電圧比較器1
*、1b〜1mを用い讐構成される。しかるKA/b変
換器の実用化に際しては、トランジスタ等の構成素子数
、消費−(カ、チップ面積を極力小さくして生愈歩留り
0向上をl1in、低コスト化を図ることが大きな唾題
であに、上述し九従来構成では未だに幾つかの問題が6
つ九。即ち、例えば従来の電流補償回路Cでは、第4図
に示す回路構成から明らかなように、アンfO電源電圧
vCCに対して、トランジスタTryの負荷抵抗RLに
よって生じる電圧降下V鳳り、およびトランジスタTr
y ()ペース・エミッタ間電圧Vl1分だけ出力電圧
の最大値が下がる。この為、例えばWITとVCCとを
同−i電圧に設定し九場合には、電流補償がなされる1
点の電圧を Vcc −Vmm −VIL 以下にすることが必要となる等の制約を受け、υ変換器
の実用化設計上問題があった。
幅器6m、1b=ikは、例えば第4図に示すように一
般に差動増幅回路によって実現される。しかも前述し九
ようにこの種のυ変換器は非常に多くの電圧比較器1
*、1b〜1mを用い讐構成される。しかるKA/b変
換器の実用化に際しては、トランジスタ等の構成素子数
、消費−(カ、チップ面積を極力小さくして生愈歩留り
0向上をl1in、低コスト化を図ることが大きな唾題
であに、上述し九従来構成では未だに幾つかの問題が6
つ九。即ち、例えば従来の電流補償回路Cでは、第4図
に示す回路構成から明らかなように、アンfO電源電圧
vCCに対して、トランジスタTryの負荷抵抗RLに
よって生じる電圧降下V鳳り、およびトランジスタTr
y ()ペース・エミッタ間電圧Vl1分だけ出力電圧
の最大値が下がる。この為、例えばWITとVCCとを
同−i電圧に設定し九場合には、電流補償がなされる1
点の電圧を Vcc −Vmm −VIL 以下にすることが必要となる等の制約を受け、υ変換器
の実用化設計上問題があった。
本発明はこのような事情を考慮してなされ九もので、そ
の目的とするところは、回路構成素子数の低減と低消費
電力化を図り、しか4蜜換精度を十分に高め九簡易な構
成の実用性の為いい変換器を提供するととにある。
の目的とするところは、回路構成素子数の低減と低消費
電力化を図り、しか4蜜換精度を十分に高め九簡易な構
成の実用性の為いい変換器を提供するととにある。
〔発@1)概略〕
本発明は複数O電圧比較器の動作電流を決定する・々イ
アスミ圧を利用して上記動作電流に比例し要電流を発生
させ、これを基準電圧を生成する直列抵抗回路の抵抗接
続点に供給するととによって、簡易に且つ効果的に上記
直列抵抗回路の電流補償を行わしめゐようにし丸もので
ある。
アスミ圧を利用して上記動作電流に比例し要電流を発生
させ、これを基準電圧を生成する直列抵抗回路の抵抗接
続点に供給するととによって、簡易に且つ効果的に上記
直列抵抗回路の電流補償を行わしめゐようにし丸もので
ある。
従って本発明によれば、電圧比較器の動作電流に比例し
要電流を上記電圧比較器のバイアス電圧を利用して発生
し、これを補償電流とするので、簡易に電流補償回路を
構成することができる。しかも、電流動作だ1によって
直列抵抗回路の電流補償を確実に行うことができ、従来
の電位的な問題が生じゐことがない。故に、構成素子数
の低減、低消費電力化を図って高精度な変換を可能とす
ゐ簡易で実用性の高いの変換器を11!現することがで
き、その利点は絶大である。
要電流を上記電圧比較器のバイアス電圧を利用して発生
し、これを補償電流とするので、簡易に電流補償回路を
構成することができる。しかも、電流動作だ1によって
直列抵抗回路の電流補償を確実に行うことができ、従来
の電位的な問題が生じゐことがない。故に、構成素子数
の低減、低消費電力化を図って高精度な変換を可能とす
ゐ簡易で実用性の高いの変換器を11!現することがで
き、その利点は絶大である。
以下、図面を参照し工事発明の一実施例につき説明する
っ 第5図は実施例に係るυ変換器の要部を示す概略構成図
であシ、第6図はその全体構成を示す図である。尚、実
施例において、前述し九従来構成と同一部分には同一符
号を付し、その詳しい説明は省略する。
っ 第5図は実施例に係るυ変換器の要部を示す概略構成図
であシ、第6図はその全体構成を示す図である。尚、実
施例において、前述し九従来構成と同一部分には同一符
号を付し、その詳しい説明は省略する。
本発Wi4に係るA/1)変換器は、その構成要素を例
えば1つの半導体テップ上に同時集積して実現されるも
のである。第5図には、その1つの電圧比較器Cと、ノ
苛イアス電圧設定回路B、そして補償電流回路ムの構成
が示さ゛れる。このように同−集積塔れて構成されるの
変換器は、電源電圧vcc 、 Vlmを受けて動作す
る。
えば1つの半導体テップ上に同時集積して実現されるも
のである。第5図には、その1つの電圧比較器Cと、ノ
苛イアス電圧設定回路B、そして補償電流回路ムの構成
が示さ゛れる。このように同−集積塔れて構成されるの
変換器は、電源電圧vcc 、 Vlmを受けて動作す
る。
電圧比較器ムは工電ツタ・ホロア・トランジスタTrl
、 Tr4によ砂構成され、これを介して入力され良信
号、即ちアナログト入力電圧WINおよび比較基準電圧
VIXはト9′)、′:)ジメタTrB 、 Tr4〜
Tr@ 6cよ〉構成されえ差動−一回路に与えられる
。この差動増幅回路は、ターツタ信号cpを受けてトラ
ンジスタTr@ 、 Tr4によ、り上記入力電圧VI
W e VIKのレベル比較を行い、この比較結果をク
ロツタ信号i下を受叶てトランジスタ?r、 、 Tr
@ Kより正帰還的に高利得増幅し、これをラッチする
如く構成される。そして、これらのトランジスタTrt
−Tr・の動作電流は、前記ノ4イアス電圧設定■路1
が設定し九バイアス電圧V−によって作動制御されるト
ランジスタTr@。
、 Tr4によ砂構成され、これを介して入力され良信
号、即ちアナログト入力電圧WINおよび比較基準電圧
VIXはト9′)、′:)ジメタTrB 、 Tr4〜
Tr@ 6cよ〉構成されえ差動−一回路に与えられる
。この差動増幅回路は、ターツタ信号cpを受けてトラ
ンジスタTr@ 、 Tr4によ、り上記入力電圧VI
W e VIKのレベル比較を行い、この比較結果をク
ロツタ信号i下を受叶てトランジスタ?r、 、 Tr
@ Kより正帰還的に高利得増幅し、これをラッチする
如く構成される。そして、これらのトランジスタTrt
−Tr・の動作電流は、前記ノ4イアス電圧設定■路1
が設定し九バイアス電圧V−によって作動制御されるト
ランジスタTr@。
Tr、・、 TrHから1に為電流源により、それぞれ
決定されるようKなっている。並列的に設けられる他の
電圧比較器も同様に構成され、前゛記バイアス電圧VI
Kよってその動作電流が相互に等しく設定されている。
決定されるようKなっている。並列的に設けられる他の
電圧比較器も同様に構成され、前゛記バイアス電圧VI
Kよってその動作電流が相互に等しく設定されている。
ところで、バイア×電圧設定回路Bにおけゐバイアス電
圧v腸を設定するトランジスタテFilのペース電流1
bは、トランジスタTrHにょ〕供給されるようになっ
て′ハる。このトランジスタTr1g1′1 は定電流源を構成す・るものであシ、これによシ曽記ト
ランジスタ?r、−□−に前記電圧Vcc * Vmm
K□よって規定され九一定Oノ青イアス電圧v1が生
起されるようKなっている。そして、仁のようにして生
起されf−/4イアス電圧vlは、前記ブロックCK示
す電圧比較量と共に、他O電′圧比較器にそれぞれ同時
に供給される。従って、豪数の電圧比較器1*、1に、
〜1mには、上記共通に供給されるバイアス電圧VmK
よって、それぞれ同じ動作電流1が設定されるようにな
っている。以上壕での構成につ1゛ては、従来のυ変換
器とそO構成を同じくするところである。
圧v腸を設定するトランジスタテFilのペース電流1
bは、トランジスタTrHにょ〕供給されるようになっ
て′ハる。このトランジスタTr1g1′1 は定電流源を構成す・るものであシ、これによシ曽記ト
ランジスタ?r、−□−に前記電圧Vcc * Vmm
K□よって規定され九一定Oノ青イアス電圧v1が生
起されるようKなっている。そして、仁のようにして生
起されf−/4イアス電圧vlは、前記ブロックCK示
す電圧比較量と共に、他O電′圧比較器にそれぞれ同時
に供給される。従って、豪数の電圧比較器1*、1に、
〜1mには、上記共通に供給されるバイアス電圧VmK
よって、それぞれ同じ動作電流1が設定されるようにな
っている。以上壕での構成につ1゛ては、従来のυ変換
器とそO構成を同じくするところである。
さて、本発明に係るυ変換器は、次に説明する電流補償
開路ム(第6図中符号1で示されるプルツク)に大きな
特徴を有している。この電流補償回路ムはダイオード接
続され九マルチエイツタのトランジスタTrB4および
電流出力用のマルチコレクタトランジスタ’rrts
* ’rr1・、〜テriマからなるカレント建ツーー
路によって構成される。このカレントzラー(ロ)路は
、前記バイアス電圧VmKよって設定される各電圧比較
器にそれぞれ設定され九動作電流!に比例し要電流を上
記トランジスタTr14によって得、更にこれに比例し
要電流を前記各トランジスタ”ss + Try@ 。
開路ム(第6図中符号1で示されるプルツク)に大きな
特徴を有している。この電流補償回路ムはダイオード接
続され九マルチエイツタのトランジスタTrB4および
電流出力用のマルチコレクタトランジスタ’rrts
* ’rr1・、〜テriマからなるカレント建ツーー
路によって構成される。このカレントzラー(ロ)路は
、前記バイアス電圧VmKよって設定される各電圧比較
器にそれぞれ設定され九動作電流!に比例し要電流を上
記トランジスタTr14によって得、更にこれに比例し
要電流を前記各トランジスタ”ss + Try@ 。
〜丁rayに生起すゐものである。即ちここでは、!ル
チェイツタトツンゾスタTr14は、他のトランジスタ
テ’11 * ’rrl・〜Tr1gに対して、そのエ
ミッタm積をm倍に定めておシ、トランジスタTrll
*Try@ −TrHはそれぞれ1傭のコレクタ端−子
を備え友ものとなっている。そして、これらのマルチコ
レクタの1つは電源電圧Vmm (或いは基準電圧設定
用の電圧Van’ )に接続し、他のコレクタを直列抵
抗回路lの抵抗接続端に与える補償電流供給源としてい
る。
チェイツタトツンゾスタTr14は、他のトランジスタ
テ’11 * ’rrl・〜Tr1gに対して、そのエ
ミッタm積をm倍に定めておシ、トランジスタTrll
*Try@ −TrHはそれぞれ1傭のコレクタ端−子
を備え友ものとなっている。そして、これらのマルチコ
レクタの1つは電源電圧Vmm (或いは基準電圧設定
用の電圧Van’ )に接続し、他のコレクタを直列抵
抗回路lの抵抗接続端に与える補償電流供給源としてい
る。
かくしてこのようにカレントミラー回路によって構成さ
れ要電流補償回路A C7)Kよれば、トランジスタテ
r1aKllれる電流紘前配トランジスタTrB K与
えbペース電流■bと等しいから、トランジスタTrH
tテrl・〜TrlマO補償電流供給源(コレクタ)か
ら取出される電1ids Ib/1arnとなる。従
って今、10ビツト変換mMOの変換−であって、直列
抵抗回路204等分され九電位点の抵抗接続端にそれぞ
れ補償電流を供給する40′とすると、各電圧比較@J
a、Jl*〜111の動作電流をiとした場合、上記補
償電流として 1023/4・l&る電流を供給してや
ればよい。従って、仁のような補償電流を得るべく、1
b/m、、−1024/4 a l となるようにマルチェ建ツタトランジスタTr14のエ
ミッタ数鵬、トランジスタ’rrll s丁r18〜T
rayのコレクタ数nおよびバイアス電圧vbを生起す
る為の電流!bをそれすれ設定するようにすればよい。
れ要電流補償回路A C7)Kよれば、トランジスタテ
r1aKllれる電流紘前配トランジスタTrB K与
えbペース電流■bと等しいから、トランジスタTrH
tテrl・〜TrlマO補償電流供給源(コレクタ)か
ら取出される電1ids Ib/1arnとなる。従
って今、10ビツト変換mMOの変換−であって、直列
抵抗回路204等分され九電位点の抵抗接続端にそれぞ
れ補償電流を供給する40′とすると、各電圧比較@J
a、Jl*〜111の動作電流をiとした場合、上記補
償電流として 1023/4・l&る電流を供給してや
ればよい。従って、仁のような補償電流を得るべく、1
b/m、、−1024/4 a l となるようにマルチェ建ツタトランジスタTr14のエ
ミッタ数鵬、トランジスタ’rrll s丁r18〜T
rayのコレクタ数nおよびバイアス電圧vbを生起す
る為の電流!bをそれすれ設定するようにすればよい。
つtシ、直列抵抗回路IKは、電圧比較儀1m、1bw
l*O動作電流亀に比例し九補償電流が供給され、前記
第3図に示す如き特性の比較基準電圧V富Xがそれぞれ
得られることに愈る。
l*O動作電流亀に比例し九補償電流が供給され、前記
第3図に示す如き特性の比較基準電圧V富Xがそれぞれ
得られることに愈る。
以上のように本発明に係るの変換器によれば、非常Kl
易にして電1.−補償を行って各電圧] 比較@ J a 、 1 b〜1鼾娯与える比較基準電
圧1゜ を精度良く設定すゐζ牛声できる。しか・も上述したカ
レント建ツー回路によって構成される電流補償回路によ
れば、外気温変質化によって各トランジスタの直流電流
増幅度(by■)が変化して、各電圧比較@1 m 、
1 k−1mの動作電流亀が変化しても、これKよっ
てトランジスタ’!’t4に流れゐ電*Ibがこれに比
例して変化する。
易にして電1.−補償を行って各電圧] 比較@ J a 、 1 b〜1鼾娯与える比較基準電
圧1゜ を精度良く設定すゐζ牛声できる。しか・も上述したカ
レント建ツー回路によって構成される電流補償回路によ
れば、外気温変質化によって各トランジスタの直流電流
増幅度(by■)が変化して、各電圧比較@1 m 、
1 k−1mの動作電流亀が変化しても、これKよっ
てトランジスタ’!’t4に流れゐ電*Ibがこれに比
例して変化する。
従って、回路定数を合せておくだけで、補償電流が追随
して変化し、これを補償することになるので変換精度に
全く悪影響を及はすことがないっま走電tILIbO値
そのものが小さいものであるから、前記第11111に
示し九もののように消費電流の増大を招くこともない。
して変化し、これを補償することになるので変換精度に
全く悪影響を及はすことがないっま走電tILIbO値
そのものが小さいものであるから、前記第11111に
示し九もののように消費電流の増大を招くこともない。
ま九電流補償回路五による電流補償能力は、iルチコレ
クタトランジスタテr+s * ?r、・、〜Tray
が飽和する直前壜で有効でTo)、しかもその値は0.
2〜0.3vS度である。従って、Vcc (0,2
〜0.3V)の量子化レベルまで電流補償による比較基
準電圧の較正を行、うことができ、従来のものに比し゛
・。
クタトランジスタテr+s * ?r、・、〜Tray
が飽和する直前壜で有効でTo)、しかもその値は0.
2〜0.3vS度である。従って、Vcc (0,2
〜0.3V)の量子化レベルまで電流補償による比較基
準電圧の較正を行、うことができ、従来のものに比し゛
・。
て広範11に変]換精度の直纏性を確保することができ
る。 −− 以上のように本発Wi4によれば、υ変換器を簡易に構
成することができ、しかも構成素子数、消費電流、チッ
プ面積の減少をWAり得る勢、集用上絶大なる効果を貴
すゐ。
る。 −− 以上のように本発Wi4によれば、υ変換器を簡易に構
成することができ、しかも構成素子数、消費電流、チッ
プ面積の減少をWAり得る勢、集用上絶大なる効果を貴
すゐ。
尚、本発明は上記11m1lK@定されるものではない
。例えば電流!bの設定中、エミッタ数鵬、コレクタ数
論の設定線、直列抵抗回路2の構成等に応じて定めれば
よいものである。ま九電圧比較器の構成、量子化ステツ
ブ数等も仕様に応じて定めればよいものである。以上要
するに本発明はその要旨を逸脱しない範囲で種々変形し
て奥施す、ることができる。
。例えば電流!bの設定中、エミッタ数鵬、コレクタ数
論の設定線、直列抵抗回路2の構成等に応じて定めれば
よいものである。ま九電圧比較器の構成、量子化ステツ
ブ数等も仕様に応じて定めればよいものである。以上要
するに本発明はその要旨を逸脱しない範囲で種々変形し
て奥施す、ることができる。
第1図は従来の一例を示すυ変換器の構成図、第2I1
1および第3図は比較電圧特性を示す図、第4図は電流
アンft)構成例を示す図、第5図は本発WAの一実施
例に係るの変換器の要部概略構成図、第6図は実施例の
全体構成を示す図である。 1m、1b〜Ja・・・電圧比較器、2・・・直列抵抗
回路、3・・・r−)−路、4・・・符号化回路、5゜
r・・・電流補償−路、C・・・電流アンプ、A・・・
電流補償回路(カレントミラー−路)、l・・・・童イ
アス電圧設定回路、C・・・電圧比較器。
1および第3図は比較電圧特性を示す図、第4図は電流
アンft)構成例を示す図、第5図は本発WAの一実施
例に係るの変換器の要部概略構成図、第6図は実施例の
全体構成を示す図である。 1m、1b〜Ja・・・電圧比較器、2・・・直列抵抗
回路、3・・・r−)−路、4・・・符号化回路、5゜
r・・・電流補償−路、C・・・電流アンプ、A・・・
電流補償回路(カレントミラー−路)、l・・・・童イ
アス電圧設定回路、C・・・電圧比較器。
Claims (1)
- (1) 並列に設けられ九複数の比較器と、直列接続
され九複数の抵抗からなシ、その両端に印加され九電圧
を分圧して前記各比□較器の比較動作電位をそれでれ設
定する直列抵抗1路と、前記各比較器に設定される動作
電流に比例し要電流を発生して前記直列抵抗−絡め抵抗
線”続的に供給する比較動作′電位−償回路□とを具備
し九ことを特徴とする船Φ変換器。・(2)比較器に設
定される動作電流に比′例し要電流は、比較器の動作電
流を決定するバイアス電圧を共通入力して動作するカレ
ント・建う−回路によ)生成される40である特許請求
の範′−第1項記載の4+変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4856382A JPS58165421A (ja) | 1982-03-26 | 1982-03-26 | A/d変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4856382A JPS58165421A (ja) | 1982-03-26 | 1982-03-26 | A/d変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58165421A true JPS58165421A (ja) | 1983-09-30 |
Family
ID=12806851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4856382A Pending JPS58165421A (ja) | 1982-03-26 | 1982-03-26 | A/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58165421A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63198419A (ja) * | 1987-02-12 | 1988-08-17 | Sony Corp | 並列型a/dコンバ−タの直線性補償回路 |
JPH01265619A (ja) * | 1988-01-28 | 1989-10-23 | General Electric Co <Ge> | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 |
JPH0260337U (ja) * | 1988-10-27 | 1990-05-02 |
-
1982
- 1982-03-26 JP JP4856382A patent/JPS58165421A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63198419A (ja) * | 1987-02-12 | 1988-08-17 | Sony Corp | 並列型a/dコンバ−タの直線性補償回路 |
JPH01265619A (ja) * | 1988-01-28 | 1989-10-23 | General Electric Co <Ge> | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 |
JPH0260337U (ja) * | 1988-10-27 | 1990-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2690905B2 (ja) | 直並列形ad変換器 | |
US4560920A (en) | Voltage to current converting circuit | |
JPS6038048B2 (ja) | 誤差増幅回路 | |
US4559522A (en) | Latched comparator circuit | |
JPH09135169A (ja) | アナログ/デジタル変換器 | |
US5345237A (en) | Differential amplifier and two-step parallel A/D converter | |
JPH0265514A (ja) | 差動増幅回路 | |
JPS58165421A (ja) | A/d変換器 | |
US5751236A (en) | A/D conversion with folding and interpolation | |
JP2546251B2 (ja) | 並列型a/dコンバ−タの直線性補償回路 | |
JPH0621814A (ja) | 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器 | |
KR20030040013A (ko) | A/d 컨버터 | |
JP2956119B2 (ja) | 並列型a/d変換器 | |
US20050038846A1 (en) | Substraction circuit with a dummy digital to analog converter | |
JP2806547B2 (ja) | 高速ad変換器 | |
CN111399574B (zh) | 一种可编程电压源 | |
JPS5923622A (ja) | デイジタルアナログ変換器 | |
JPH06169225A (ja) | 電圧電流変換回路 | |
JP2696905B2 (ja) | 並列型adコンバータの入力回路 | |
JP4007183B2 (ja) | 関数発生回路 | |
JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
JPH01259629A (ja) | デジタル/アナログ変換器 | |
JP2621573B2 (ja) | 信号抑圧回路 | |
JPS6068726A (ja) | 並列形アナログ・ディジタル変換器の基準電圧補償回路 | |
JPH06343044A (ja) | 基準電圧発生回路 |