JPH01259629A - デジタル／アナログ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はデジタル／アナログ変換器に係り、とりわけデ
ジタル／アナログ変換を高速処理で行えるような単純構
造にするため、マイクロ波を用いた作用を行うためのも
のに関する。本発明によるデジタル／アナログ変換器は
、出力されたアナログ電圧を安定化させるための出力段
を有している。

本発明の実施例は、例えばヒ素ガリウムおよびアルミニ
ウム、ヒ素ガリウムのようなグループ■−■材料のへテ
ロ構造トランジスタによって形成された高速集積回路に
用いられるものである。

（従来の技術） 従来、複数のプログラムされ、並列に取付けられた電流
ソース（ｓｏｕｒｃｅ）によって、２進数をアナログ値
に変換する方法が知られている。各ソースは２進数のビ
ットの１つによって制御される。

電流／電圧変換トランジスタが、すべてのソースの電流
を合旧するとともに、合計電流をアナログ電圧に変換す
る。入力２進信号のビット数が大きくなれば、この電圧
はより精度が高くなる。

しかしながら、不安定現象を受は易くなり、この不安定
現象の原因は、コンバータのすべての成分に見出すこと
ができる。この不安定性は２つの電圧ソース、＋　Ｖ　
ｏｎおよび−Ｖ８８の不安定性を含んでいる。またこれ
ら２つの電圧ソースの間で、出力、プログラムっされた
電流ソースのトランジスタの不安定性、および電流／電
圧変換器の不安定性を伴って変換器が電源供給を受ける
。

（発明が解決しようとする課題） 従って、本発明の目的は出力電圧がＢＦＬゲートに類似
する回路図を有するが異なって作用する回路によって安
定化され、回路の出力が電流／電圧変換器を形成する第
１段の逆変換トランジスタのゲートにループ状に接続さ
れたデジタル／アナログ変換器を提供することである。

この逆変換器のドレンに集められたアナログ電圧は、更
に変換ダイオードおよびプルバックトランジスタを有す
る第２変換ゲートの従属ソースとして設けられたトラン
ジスタのゲートにアドレスされる。デジタル／アナログ
変換器の出力電圧は変圧ダイオードおよびプルバックト
ランジスタとの間の共通点から取出され、電流／電圧変
換器である逆変換トランジスタのゲートにループ状に接
続される。これは逆変換器であるから、一方向に出力電
圧が発生すると、逆変換トランジスタはそれを逆方向に
発生させて安定化させる。

〔発明の構成〕

（課題を解決するための手段） 本発明は、電流／電圧変換器である単一トランジスタ内
に等比数列的に電流を生じさせる並列に配置された複数
の制御自在の負荷（すなわち変調自在）からなる第１段
を備え、各制御自在の負荷は２進数入力を形成したゲー
トを有するトランジスタからなり、そのドレンは正電極
によって電源供給され、そのソースはダイオードを介し
て電流／電圧変換トランジスタのドレンに接続された可
飽和負荷に接続され、前記デジタル／アナログ変換器は
出力電圧安定用の第２段を有し、出力電圧は電流／電圧
変換トランジスタのゲートに供給されるとともに、その
ソースはグランド側にあることを特徴とする高い出力電
圧安定用デジタル／アナログ変換器である。

（実施例） 第１図は従来技術を思出すためにマイクロ波界で作用す
るデジタル／アナログ変換器の電気図を示す。これは１
９８５年１２月２４日に本出願人によって出願された仏
国特許第８５１９１２６号において説明されている。

このデジタル／アナログ変換器は、ここでは４ビツト型
として示されており、複数の並列トランジスタ１，３，
５．　および７を有している。それゆえ、これらは１段
のみを構成し、すばやい変換を行うことができる。これ
らのトランジスタは、ソノトレンによって電気供給を受
けるとともに、各トランジスタに対して１つずつ設けら
れた可飽和抵抗器２．４，６．および８に接続されたソ
ース（ｓｏｕｒｃｅ）を有している。電流値は等比数列
的に定められている。すなわち、最も重要でないビット
に対応する可飽和抵抗器が電流Ｉ。を流すとすると、以
下に続く可飽和ビットはそれぞれ、２Ｉｏ、４Ｉｏ、８
■ｏ等の電流を流す。

各トランジスタのゲートにＬｏＳＬｌ、Ｌ２、Ｌ３でア
ドレスされた２逓信号によって、等比数列状の電流がト
ランジスタ内を流れる。すべての可飽和抵抗器２から８
は、トランジスタ電源に接続されない端部で接続されて
いるので、この回路から出力される電流は並列トランジ
スタから出す電流値の総和となる。

この結果の総和電流は電流／電圧変換トランジスタ９に
よってアナログ電圧となる。このトランジスタ９は互い
に接続されたドレンおよびゲートを有し、すべての可飽
和抵抗器の共通点に取付けられ、そのソースは参照電圧
■ｓｓに接続されている０デジタル／アナログ変換器の
出力は可飽和抵抗器と電流／電圧変換トランジスタのド
レンとの間の共通点から取出される。

この型のコンバータは入力と出力の間に１から７までの
１トランジスタ段しか持たないので、非常に速く作動す
る。この場合、可飽和負荷２がら８はゲート金属部を有
しないトランジスタが、または２つの金属部、すなわち
電源とドレン金属部との間の半導体拐料に凹部を有する
トランジスタとなっている。

しかしながら、点９での出力電圧はわずかに変化する。

これは入力トランジスタのドレンへ電源供給する電圧Ｖ
ＤＤにおける変化および不安定性のためであるか、また
はトランジスタ９のソースに接続された電圧Ｖ８８の不
安定性のためであるが、またはトランジスタ９と同様ト
ランジスタ１がら７間での機能が有する固有の不安定性
のためである。

さて、デジタル／アナログ変換器の出力アナログ電圧の
精度は、入力ビットの数が大きくなれば、高くなる。ま
た残念なことに、この電圧は回路の各構成成分の変化に
よって変化を受は易くなる・それゆえ、このことが本発
明が提案することである。すなわち、すでに述べたデジ
タル／アナログ変換器の回路をもとに、デジタル／アナ
ログ変換器の出力電圧の安定性を図ることを本発明は提
案する。このために、電流／電圧変換トランジスタの配
線にわずかな変更を加えて、出力安定段が更に追加され
る。このような本発明によるコンバータの図を第２図に
示す。

このデジタル／アナログ変換器の第１段は、電流／電圧
変換トランジスタ１４に電源供給する制御自在の負荷を
有している。この制御自在の負荷は、すべて従来技術で
説明したものと同等である。

またこの負荷は各トランジスタと可飽和負荷との間にダ
イオード１０から１３を有している。非制限的実施例に
よれば、この負荷は電圧ＶＤＤによってドレンて電源供
給される入力トランジスタ７における４ビツト数に対応
している。これらトランジスタの電源はダイオード１０
から１３に接続され、可飽和負荷２から８に電流を供給
する。可飽和負荷の型は種々存在することがら、従来通
りのものを示す。出力トランジスタ１から７のゲートは
ビットＬｏからＬ３の入力を形成するが、これは２進数
で示す。

Ｎ−Ｌｏ十Ｌｌ＋Ｌ２＋Ｌ３ 電流／電圧変換トランジスタ１４は、グランド側にソー
スを有し、かつ制御自在の負荷によって電源供給される
ドレンを有している。この負荷は限界陰電圧Ｖ、を有す
るとともに、定常相互コンダクタンスＧ。を有しており
、これが本発明の重要な特徴となっている。

第２デジタル／アナログ変換器段はトランジスタ１４と
同様の限界電圧ＶＴでトランジスタ１５によって形成さ
れた変換となっている。このトランジスタ１５は、次の
ソースとして取付けられ、そのドレンはＶＤＤによって
供給され、そのソースは１または２以上のダイオード１
６．１７と接続し、さらにトランジスタ１８によって形
成されたプルハック負荷に接続されている。またトラン
ジスタ１８のソースは陰電圧ｖｓｓに接続されている。

トランジスタ１８のゲートは、トランジスタ１８のソー
スに接続されている。そして変換器の出力Ｓは、最後の
変換ダイオード１７のカソードとプルバックトランジス
タ１８のドレンに共通する点已に接続されている。しか
しこの点Ｂは、電流／電圧変換トランジスタ１４のゲー
トにも接続され、出力電流がトランジスタ１４にフィー
ドバックされるようになっている。この出力電流は点Ａ
における第１段によって与えられた電流の総和である。

制御自在の負荷１から７の入力トランジスタはスイッチ
として機能する。ここでもし、第１可飽和負荷２を流れ
る初期電流をＩ。とすると、第２可飽和負荷４を流れる
電流は２１　ｏ　−■ｔとなり、第３可飽和負荷６を流
れる電流は４Ｌｏ−１２となり、そしてトランジスタ１
４を流れる合計電流１−ｒは ＩＴ−ＬｏＩｏ＋Ｌ１１１＋Ｌ２１２＋Ｌ３Ｉ３−ＮＩ
。

と書ける。

しかしトランジスタ１４の方程式は Ｎ　Ｉｏ　−Ｇｏ　　（ＶＳ　　ＶＴ　）と書ける。

Ｖ３は出力電圧であり、またこのトランジスタ１４のゲ
ート電圧でもある。

それゆえ、２進法で示された数Ｎとデジタル／アナログ
変換器の出力における出力信号Ｖ８との間に２重の特徴
的な対応関係がある。

変換段の役割は出力電圧■８の安定化である。

トランジスタ１４およびその負荷は、ここでは全制御自
在となっており、ＢＦＬ　（バッファ電界効果トランジ
スタ論理）型回路を構成している。また第２変換回路は
トランジスタ１５、少なくとも１つのダイオード１６お
よびプルバックトランジスタ１−８によって形成されて
いる。第２図に示す回路とＢＦＬゲートとの間の相違は
、ＢＦＬゲートにおいて出力と入力トランジスタ１４の
ゲートとの間に直接的な接続がないことである。このた
め、もし点Ｂでｎ１定された電圧Ｖ８が増加すると、ト
ランジスタ１４を流れる電流１ｒも増加する。

これはそのゲートに供給される電圧が増加するためであ
る。

トランジスタ１４のドレンおよびその負荷に共通ずる点
Ａにおける電圧は、論理逆変換の原理によって低電圧に
戻る。これはトランジスタ１４がＢＦＬゲートの第１段
の逆変換器と考えられるからである。トランジスタ１５
は次のソースとなるため、出力電圧Ｖ８はＡにおける電
圧に従うので、結局出力電圧Ｖ８は低電圧となる。この
ようにして出力電圧ｖ８の均一化とバランスが図られる
。

同様にして、出力電圧Ｖ８が降下すると、点Ａにおける
ドレンの電圧が上昇しｖ８を引上げる。

そして平衡状態で出力電圧Ｖ８が安定する。下表は制御
自在負荷の入力トランジスタの入力Ｌ＋における数と、
デジタル／アナログ変換器の点Ｂにおける出力電圧Ｖ８
との間の対応を示すものである。

ここで単純化するためＶ　ｓ　　Ｖ　Ｔ　”’　０とす
るが、ＧｏＶｏ＝＝１０である。

ＮＳ　　　　Ｓ　　　　Ｓ　　　　Ｓ　　　　　Ｖ−Ｖ
−Ｖ０１２３　　　　　５ＴＯ ｏｏｏｏｏ。

１１　０　０　０　　　■。

２０１００２Ｖ。

３１、　　１　　０　　０　　　３Ｖ。

４００１０４Ｖ。

５１０１０５Ｖ。

６０１１０６Ｖ。

７１１１０７Ｖ。

８０００１８Ｖ。

９１００１９Ｖ。

１００　　１　　０　　１　　１０Ｖ。

１１　　］、　　　１　　０　　１　　１１Ｖ。

１２０　　０　　１　　１　　１２Ｖ。

１３　］　　０　１　　１　　１３Ｖ。

１４０　　１　　１　　１　　１４Ｖ。

１５１　　１　　１　　１　　１５Ｖ。

このため、■　を選択すると、ＩｏおよびＧ。

が定まる。反対に、制御自在の要素の増幅率およびユニ
ット電流を固定することによってデジタル／アナログ変
換器を形成することも可能である。

限界電圧ＶＴ−２，５ボルトに対して、８ビツトのデジ
タル／アナログ変換器における出力電圧は、アナログ値
として示された数字間において１０ミリボルトのインタ
バルをもって−２，５ボルトから＋５０ミリボルトまで
変化する。

上述のデジタル／アナログ変換器は、集債回路型に作成
されることが好ましい。また固い材料の電子ガス型トラ
ンジスタを用いることが好ましい。

一般に電気通信、レーダの情報処理においては、２進数
で与えられた情報を処理することが、マイクロ波装置で
行なわれている。

【図面の簡単な説明】

第１図は従来技術によるデジタル／アナログ変換器の電
気回路図、 第２図は本発明によるデジタル／アナログ変換器の電気
回路図である。 １．３，５．７・・・トランジスタ、２，４，６゜８・
・・抵抗器、１０，１１，１２．１３・・・ダイオード
、１４．１５・・・トランジスタ、１６．１７・・・ダ
イオード、１８・・・プルバックトランジスタ。 出願人代理人　　佐　　藤　　−雄

Claims (1)

1. 【特許請求の範囲】 １、電流／電圧変換器である単一トランジスタ内に等比
   数列的に電流を生じさせる並列に配置された複数の制御
   自在の負荷からなる第１段を備え、各制御自在の負荷は
   ２進数入力を形成するゲートを有するトランジスタから
   なり、そのドレンは正電極によって電源供給され、その
   ソースはダイオードを介して電流／電圧変換トランジス
   タのドレンに接続された可飽和負荷に接続され、前記デ
   ジタル／アナログ変換器は出力電圧安定用の第２段を有
   し、出力電圧は電流／電圧変換トランジスタのゲートに
   供給されるとともに、そのソースはグランド側にあるこ
   とを特徴とする高い出力電圧安定用デジタル／アナログ
   変換器。 ２、第２段は従属ソースとして設けられた第１トランジ
   スタ（１５）によって形成された変換器となっており、
   このトランジスタ（１５）のゲートは電流／電圧変換ト
   ランジスタのドレンに接続され、トランジスタのドレン
   は正電圧によつて電源供給され、トランジスタのソース
   は少なくとも１つの変換ダイオードを介してプルバック
   トランジスタに接続され、このプルバックトランジスタ
   のゲートおよびソースは陰電圧によって電源供給され、
   第２段の出力電圧はプルバックトランジスタのドレンか
   ら取出されて、第１段の電流／電圧変換トランジスタの
   ゲートにループ状に接続されていることを特徴とする請
   求項１記載のデジタル／アナログ変換器。 ３、変換トランジスタは陰限界電圧と一定の相互コンダ
   クタンスを有し、従属ソースとして設けられたトランジ
   スタは同様の陰限界電圧を有し、入力トランジスタは＋
   ０．１Ｖに近い正限界値を有していることを特徴とする
   請求項２に記載のデジタル／アナログ変換器。 ４、変換段の変換ダイオードの数は従属ソースとして設
   けられたトランジスタの限界電圧に依存していることを
   特徴とする請求項２記載のデジタル／アナログ変換器。 ５、変換トランジスタの相互コンダクタンスは出力電圧
   の感度を規定することを特徴とする請求項２記載のデジ
   タル／アナログ変換器。