JPS5816521B2 - トレ−シング歪補正回路 - Google Patents

Description

【発明の詳細な説明】 本発明はトレーシング歪補正回路に係わり、特に、レコ
ード盤を再生した時に生ずるトレーシング歪を発生させ
ないように、補正信号を録音信号に重畳させてレコード
盤を切削する方式に関する。

従来から、トレーシング歪を除去するために。

予め録音信号に補正信号を重畳させて、これらの複合信
号をレコード盤に切削する方式は種々提案されている。

上述の如きトレーシング歪は、レコードカッタと再生針
との形状の差から生ずるもので、三角錐状の録音用カッ
タ針で録音された音溝１は第１図に示す如く三角形断面
のカッタ針２によって溝方向に切削されるため、その進
行方向Ａと垂直な方向の巾Ｗは、一定で、左右のどちら
の音溝３Ｌ。

３Ｒにも、正確に録音信号が記録されていることになる
。

今、例えば、片方の音溝壁３Ｒについてだけ考えれば、
第２図に示す如く、再生針４の先端が球状を呈している
ため「こ、再生信号５は、音溝壁３Ｒに記録された信号
とは異なったものとなる。

この様に、記録時の録音信号と再生信号との差にもとす
くトレーシング歪は、再生針が太くなり、記録する音声
周波数が高くなるに従って、増大することになる。

上述の如きトレーシング歪を除去するために、レコード
盤のカツテング時に、レコードの再生時に発生するトレ
ーシング歪とは逆の歪を、予め与える補正信号を作り出
してやればよい。

この様な補正信号を作り出す方法として、コリレータ法
、スキューサンプリング法等種々の方式が提案されてい
る。

これらについて簡単に説明すると、第１の方式に於ては
、第３図に示す如く、再生信号５が原信号６と等しくな
るように録音された録音信号１は、原信号６を位相変調
したものとして求めるもので、原信号６の傾剰が零の時
ｆこ、位相変化を零とし、原信号６の傾剰が大きくなる
ほど位相変化を大きりするような位相変調を行ない、傾
胴が負の場合には、位相変化も逆に成るようｔこする。

この考えを適用するためｆζ、原信号６を多数のタップ
を有する遅延線を通して原信号６の１次微分信号を傾胴
に応じてウリ出すようにして、補正波形を求めるもので
あり、第２の方式は、再生信号５は原信号６に関してフ
ーリエ級数展開によって、１次、２次、３次等の高次高
調波の合成として表し、原信号６をシュミレーションに
よって求めて、その高次高調波を、予め録音信号１に対
して逆位相で加えて、再生時の高次高調波成分を消滅さ
せている。

第３の方式としては、テーラ展開により求めた逆補正信
号を、アナログ演算する方式であり、更に第４の方式と
して、本出願人等が提案したスキューサンプリングによ
る速度信号遅延方式が公知である。

然し、これらの補正信号の求め方は、アナログ的に求め
るために、補正精度が良くない欠点を有する。

更に、補正信号をデジタル化して求める方式が、特開昭
５０−６２６０２号に示されている。

その構成は、原信号６とその微分信号をＡ／Ｄ変換器に
よってデジタル化し、高速度記録装置で、それらのデー
タのバッファリングを省い、音溝と針先の幾伺学的関係
より生ずる歪を補正するため、バッファの様な記憶装置
に入ったデータを、順にコンピュータの如き制御装置で
処理し、補正信号の補正電圧と、遅延又は進み時間を計
算して、再び記憶装置に転送し、算出された補正電圧を
遅延又は進み時間に従って、Ｄ／Ａ変播器を動作させて
、補正信号を合成せんとするものである。

然し、上述のデジタル化した回路Ｅこよると、補正電圧
データと、時間データとを算出し、補正電圧と遅延又は
進み時間を主１計算機等で高速処理しなければならない
欠盾を有する。

本発明は、上述の欠漬を除去したトレーシング。

歪補正回路を提供するもので、その特徴とするところは
、速度信号による位相変調波力）らクロックパルスを作
り、これを計数回路で低減してサンプリングパルスを得
て、速度信号をデジタル信号としてサンプルし、順次メ
モＩＪ に書き込み、これ、′をサンプリングパルス
の平均の周期に等しい一定周期のパルスで読み出し、Ｄ
−Ａ変換して、カツテング時の補正信号を得るようにし
たものである。

以下、本発明の詳細を第４図乃至第６甲について説明す
る。

レコード盤よりの入力速度信号をす。ンプリングして信
号遅延変調を行う場合は、一定ピンチでサンプルして、
可変ピッチで読み出すか、又は可変ピッチで入力速度信
号をサンプリングし、一定ピッチでサンプル値を読ろ出
す場合が考えられる。

今、後者の場合を考察すると、カートリ゛へジ針先径を
ｒ、線速度をＳとすると、サンプリング瞥て信号遅延変
調を行′うｆこは、人力速度信号Ｖに、ｒｖ／ｓ２の遅
延介与える様にすればよい。

今、第４図Ａに示す入力速度信号８の波形令、サンプル
時間が、１１，１．・・・・・・ｔ、Ｉｔｏ＋１の如き
可変・ピッチ信号でサンプリングした時の速度信号をＶ
１ｔＶ２・・・・・・ｖ 、■ ＋１とし、−焙ピツチ
です、ンプル値を読み出す時の時間系を第４図Ｂの如く
Ｔ１．Ｔ２・・・・・・Ｔｎ 、Ｔｎ ＋１ （但しＴ
ｋ十、一丁にニＴ）とすると、 ｔｎ＋１＋τ。

＋、−Ｔ二ｔ。＋τ。・・・・・・・・・・・・・・・
・・・（１）但し、τ はｔ のサンプルしたＶ。

なる速度信号 ｎ に与える遅延時間で、ｒｖｎ／ｓ２である。

上記（１）式を書き代えると、 ｔ、＋１ ｔ、＋ゴ（ｖ、−４−１ｖｏ）＝Ｔ ＝（２
）と表すことができる。

一方、中心周波数ｆ。

の搬送波を速度信号で位相変調すると、瞬時周波数ｆは ｆ ”” ｆｏ＋ ｋｖ ’・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・（３）と表すことが出来る。

今、ｔ とｔ の間の波の数Ｎを求めると、ｎ
ｎ、＋１ （２）式から となる。

このことは、位相変調波から得られたクロックパルスを
一定値Ｎだけ計数して、サンプリングパルス列を得ると
、第４図Ｂｔこ示すｔｌ、ｔ２°、 。

＋１のサンプリングパルス９と成る。又、これらを一定
ピッチで読み出すｆコは、周波数ｆｏのパルスを一定値
Ｎ計数してＮ／ｆｏの周期のパルスで読み出せばよく、
この歪補正された速度信号によってレコード溝１０を第
４図Ｃの如くカツテングすればよし）。

上述の原理に基づく遅延変調の系統図を第５図について
詳記する′。

第５図に於て、ＩＮは入力信号である速度信号の入力端
７で、この端子ＩＮよりの速度信号を、Ａ／Ｄ変揄回路
１１と微分回路１５に加える。

この速度信号成分は微分回路１５とＦＭ変調回路１７か
らなる位相変調回路に加えられる。

即ち、この速度信号成分は、微分回路１５で微分されて
加速度信号とな：す、更に、レコード盤の内周と外周と
の差の利得を補償するための利得制御回路１６によって
内周で利得が上昇するように制御される。

このように制御された加速度信号成分は、中心周波数ｆ
。

のＦＭ変調回路１１に加えられるこのＦＭ変調回路１７
の変調感度は、ｍ−□ｆ□ｓ２ と成る様Ｅこ成されている。

このＦＭ変調回路１１で得られた第６図Ｃの如き加速度
信号によるＦＭ変調波、即ち端一７ＩＮよりの速度信号
による位相変調された位相変調波を、パルス成形して、
パルス列を得て、これを次段のＮ進の計数回路１８によ
って、パルス数ｎをカウントして、第６図Ａに示す如き
可変ピッチのサンプリングパルスを得、このサンプリン
グパルスをＡ／Ｄ変換回路１１に加え、それに加えられ
ている速度信号をＡ／Ｄ変換して、このデジタル化され
たデジタル信号を、例えばファースト・イン・ファース
ト・アウト（以後ＦＩＦＯと記す）方式の記憶回路１２
に加え、書き込む。

このＦＩＦＯ式記憶回路１２の出力をＤ／Ａ変換回路１
３に加え、後述する読み出しパルスによってＤ／Ａ変換
回路１３でアナログ変換した信号を、低域Ｐ波回路１４
に加えて、低域成分のみをＰ汲して、高調波成分を除去
した補正信号を出力端−Ｆ （ｏｕｔ ）に得る。

尚、上述の読み出しパルスの周期が、第６図Ａに示した
サンプリングパルスの平均周期に等しくしないと、ＦＩ
ＦＯ式記憶回路１２の記憶がオーバーフローしたり、空
に成ったりするので、サンプリングパルス（書き込みパ
ルス）と、読み出しパルスの周期を合せるために、Ｎ進
の計数回路１８で得られた書き込み用のサンプリングパ
ルスを、Ｎ分周する計数回路１９に加えて、周期の長い
パルスヲ得、このパルスを位相検ｅ 回路２０ ｃｃ加
える。

一方、クロックパルス発生回路２２よりの第６図りに示
すクロックパルスを、波形整形及び計数回路２３によっ
て波形整形した後、この波形をカウント口して得られた
読み出しパルスを、更にＮ分周する計数回路２４を通し
て逓減して、周期の長いパルスを得て、このパルスで位
相検波回路２０に加えて、書き込み用サンプリングパル
スと比較し、その位相検波回路２０の出力を、低域′Ｐ
波回路２１に加えてこれよりの直流電圧をクロックパル
ス発生回路２２に加え、これを制御して、クロックパル
スの周期を所定の値となす。

この様に、クロックパルス発生回路２２に、ＡＦＯを施
すことで、読み出しパルスを得ているため、通常のＰＬ
Ｌ動作と同様に、書き込み周期と読み出し周期と一致さ
せることが出来ることに成る。

第７図に示すものは、第５図と同様に本発明の他の実施
例を示すもので、同一部分を同一符号で示したもので、
クロックパルス発生回路２２とし・て、水晶発振器より
のクロックパルスを基準としたものを示す。

この場合は、位相検波回路２０で比較された周期の差は
、低域Ｐ波回路２１で直流化されて、ＦＭ変調回路１１
を制御するように成される。

本発明では、上述の如く、速度信号をアナログ処理する
場合Ｅこ比べて、直列的に記憶回路にメモリすることが
出来、更に読み出しも直列的ｌこ成されるので、多相の
鋸歯状波発生回路を必要とせず、回路が簡単となり、更
にデジタル処理された冒頭の公開公報に比べて、速度信
号を微分した信号をＦＭ変調するのみで、複雑な計算機
を用いて遅延時間又は進み時間及び補正電圧を計算して
記憶装置にメモリする必要がない特徴を有するものであ
る。

【図面の簡単な説明】

第１図はトレーシング歪を説明するためのレコード音溝
とカッタとの関係を示す音溝の平面図、第２図は第１図
と同様の再生針と音溝との接触状態を示す図、第３図Ａ
、Ｂ及びＣは録音信号、原信号及び再生信号を示す波形
図、第４図Ａ乃至Ｃは本発明のトレーシング歪波形用補
正信号を得るための原理的説明波形−１第５図は本発明
の系統図、第６図Ａ−Ｄは第５図の波形説明図、第１図
は本発明の他の実施例を示す系統図である。 図に於て、１１はＡ／Ｄ変換回路、１２はＦＩＦＯ式記
憶回路、１３はＤ／Ａ変換回路、１４．２１は低１波回
路、１５は微分回路、１６はオＩＩ得制御回路、１１．
はＦＭ変調回路、１８゜１９．２３及び２４は計数回路
、２０は位相検波回路、２２はクロックパルス発生回路
である。

Claims (1)

【特許請求の範囲】
1. １ レコードに記録しようとする入力信号からの速度信
   号を位相変調器に加えて得た位相変調波を計数して得た
   書き込み用サンプリングパルスｌこよって、上記速度信
   号をサンプリングして記憶回路ｌこ記憶し、上記書き込
   み用サンプリングパルスの平均周波数に等しい一定周波
   数の読み出しパルスで速度信号を読み出してＤ／Ａ変換
   することによって、トレーシング歪補正信号を得ること
   を特徴とするトレーシング歪補正回路。