JPS58163100U - メモリ検査装置 - Google Patents
メモリ検査装置Info
- Publication number
- JPS58163100U JPS58163100U JP3522783U JP3522783U JPS58163100U JP S58163100 U JPS58163100 U JP S58163100U JP 3522783 U JP3522783 U JP 3522783U JP 3522783 U JP3522783 U JP 3522783U JP S58163100 U JPS58163100 U JP S58163100U
- Authority
- JP
- Japan
- Prior art keywords
- memories
- tested
- signals
- memory
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の一実施例におけるメモリ検査装置のブ
ロック線図、第2図は同装置の要部のさらに詳細なブロ
ック線図、第3図および第4図は同装置における文字映
像の表示状態を示す正面図である。 7・・・・・・陰極線管、12・・・・・・映像切換回
路、13・・・・・・検査回路、14・・・・・・基準
メモリ、15a。 15b・・・・・・被検メモリ、16・・・・・・クロ
ック、アドレスFl、it御回路、17a、17b・・
・・・・並列−直列変換回路、18a、18b・・・・
・・比較回路、41・・・・・・警報回路。
ロック線図、第2図は同装置の要部のさらに詳細なブロ
ック線図、第3図および第4図は同装置における文字映
像の表示状態を示す正面図である。 7・・・・・・陰極線管、12・・・・・・映像切換回
路、13・・・・・・検査回路、14・・・・・・基準
メモリ、15a。 15b・・・・・・被検メモリ、16・・・・・・クロ
ック、アドレスFl、it御回路、17a、17b・・
・・・・並列−直列変換回路、18a、18b・・・・
・・比較回路、41・・・・・・警報回路。
Claims (2)
- (1)予め正確な記憶状態で記憶されている基準メモリ
と、検査すべき複数個の被検メモリとを設け、これら全
てのメモリを同一状態にアドレス指定して各メモリから
記憶内容を順次読み出し、上記複数個の被検メモリから
読み出した信号を陰極線管に供給してそれぞれの被検メ
モリの記憶内容に応じた映像を陰極線管上のそれぞれ異
なった位置に表示し、かつ上記基準メモリから読み出し
た信号と上記複数個の被検メモリのそれぞれから読み出
した信号とをそれぞれ個別に比較回路で比較して両者の
信号に相違が生じたときにその相違部分て相違検出信号
を発生し、このそれぞれの相違検出信号を用いて上記各
被検メモリの映像のうちよ記相違した部分の映像を上記
被検メモリ毎に異なった色に変化させるようにしたメモ
リ検査装置。 - (2)相違検出信号を用いて警報発生回路を制御するこ
とを特徴とする実用新案登録請求の範囲第1項記載のメ
モリ検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3522783U JPS58163100U (ja) | 1983-03-10 | 1983-03-10 | メモリ検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3522783U JPS58163100U (ja) | 1983-03-10 | 1983-03-10 | メモリ検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58163100U true JPS58163100U (ja) | 1983-10-29 |
JPS629600Y2 JPS629600Y2 (ja) | 1987-03-05 |
Family
ID=30046707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3522783U Granted JPS58163100U (ja) | 1983-03-10 | 1983-03-10 | メモリ検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58163100U (ja) |
-
1983
- 1983-03-10 JP JP3522783U patent/JPS58163100U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS629600Y2 (ja) | 1987-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890004235A (ko) | 데이타 변조장치 | |
JPS58163100U (ja) | メモリ検査装置 | |
JP2586333Y2 (ja) | 半導体メモリ試験装置 | |
JPS6348479A (ja) | Icテスト装置 | |
JP2743051B2 (ja) | 画像処理装置 | |
JP2629785B2 (ja) | 半導体記憶回路装置の検査装置 | |
JP2545719Y2 (ja) | メモリ試験データ選択回路 | |
JPS60141506U (ja) | 多点検出装置 | |
JPS5834471Y2 (ja) | 陰極線管カラ−デイスプレイ装置 | |
JPS6025760Y2 (ja) | メモリ試験装置 | |
JPS6267793A (ja) | メモリ装置 | |
JPH0690880B2 (ja) | エラ−・アドレス表示方式 | |
JPS58101253U (ja) | マルチクロツク形アナライザ | |
JPS58184680U (ja) | ビルトインテスト表示装置 | |
JPH04255037A (ja) | プログラム制御回路 | |
JPH065095A (ja) | メモリ装置及びそのテスト方法 | |
JPS59119490U (ja) | 画像表示装置 | |
JPH0441673U (ja) | ||
JPS59124374A (ja) | Crtデイスプレイ装置 | |
JPH0425951A (ja) | 画像メモリアドレス管理方式 | |
JPS62235664A (ja) | 記憶装置 | |
JPS6175964A (ja) | ラベルデ−タ記憶回路 | |
JPS5996620U (ja) | 情報入力装置 | |
JPS5836446U (ja) | 分岐制御回路試験装置 | |
JPS639260B2 (ja) |