JPS5816217B2

JPS5816217B2 - 連結領域検出方法

Info

Publication number: JPS5816217B2
Application number: JP53084012A
Authority: JP
Inventors: 杉原厚吉; 白井良明
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1978-07-12
Filing date: 1978-07-12
Publication date: 1983-03-30
Also published as: JPS5513414A

Description

【発明の詳細な説明】本発明は連結領域検出方法に係り、特に高速画像情報処
理に適用するに好適な連結領域検出方法に関する。

最近、リモートセンシングや医用画像処理の分野に於い
て、特定の性質を持った画像点が構成する連結領域を検
出する事が、大切な画像処理技術の１つとなっている。

連結領域を検出し、その数を計数し、また同一連結領域
を構成する点を求めたりすを機能は、計算機のソフトウ
ェアで簡単に実現する事が出来る。

が、処理速度を高める為に、これをハードウェアで行う
事も試みられている。

しかしながら、周知のハードウェアに依る連結・領域検
出は、定速画像走査が出来ない等の理由から、十分に高
速とは云い難く、何らかの対策が必要とされていた。

従って、本発明の目的は上記従来技術に鑑みて、連結領
域検出を十分に高速に実施する事を可能ならしめた連結
領域検出方法を提供するにある。

更に詳細には、本発明は、補助記憶装置を有効【と用い
る事に依り、定速画像走査を可能にし、その結果として
、連結領域の検出速度を高めた新規の連結領域検出方法
を提供するものである。

以下、図面に従って本発明を更に詳細に説明する。

第１図ａは整数値の２次元配列ｆ（ｉ、ｊ）で表現され
た画像の１例を示すものであるが、′０“の値を持つ点
、即ち第１図ａで符号の付してない点を背景とみなし、
正の値を持つ点で構成される連結領域に通し番号をつけ
ると第１図すに示す如くなる。

かかる変換を行うに当って、本発明の一実施例に係る連
結領域検出方法に於いては、以下の処理を通じてこれを
表現している。

先ず、第１段階として、画像の左上の点（ｉ＝ｊ＝１）
を起点として、上の行から下の行へ、即ちｊ＝１、２、
３・・・・・・の順に、また各行に於いては左から右へ
、即ちｉ＝１．２．３・・・・・・の順に画像値ｆ（ｉ
、ｊ）を仮領域番号ｇ（ｉ、ｊ）に書き換えてゆく。

第２図は、この時各画像値ｆ（ｉ、ｊ）の書き換えられ
るべき値ｇ（ｉ、ｊ）を決定する回路の１例を示
すもので、同図中、１ａはｇ（ｉ、ｊ−１）なる原画像
値、１ｂはｆ（−ｉ、ｊ）なる原画像値、１ｃはｇ（ｉ
−１，ｊ）なる原画像値、２ａ、２ｂ、２ｃはそれ
ぞれ定数を発生する定数素子、３ａ、３ｂ、３ｃは
１ａ、１ｂ、１ｃの各位が定数素子２ａ、２ｂ、２
ｃからの定数より大きい時にそれぞれゝ１“出力を行い
、それ以外の時に０“出力を行う大小比較器、４は各入
力中最大値を演算出力する最大値演算器、５は入力中最
小値を演算出力する最小値演算器、６ａ、６ｂ６ｃ
は各入力の論理積をとるアンド回路、６ＩＮは入力を反
転出力するインバータ、７は各入力の論理和をとるオア
回路、８はアンド回路６ａの出力がＸＸＯ“の時は例も
せず、′Ｘ１“の時にメモリＭ１の内容にＸＸ１“を加
え、その内容をｂ端子に出力すると共に、メモＩＪＭ
１の内容がオーバーフローシた時にＣ端子に１１“出
力を行う加算器、９ａ、９ｂはＳ端子入力が１１“の
時にａ入力を出力し、１０“の時にｂ入力を出力するセ
レクトゲート、１０は両人力の内容が不一致の時に１“
出力を行い、一致した時に″０“出力を行う不一致検出
器、１１はＳ入力が１１“の時に、その人力Ｘ、ｙに応
じて、メモリＭ２のアドレス（ｘ、ｙにゝ１“を書き込
むと共に、ゝ０“の時には何もしないメモリ制御器をそ
れぞれ示すものである。

ちなみに、定数素子２ａ、２ｂ、２ｃの発生定数は
背景の値に依るもので、この場合はゝ０“である。

かかる構成に於いて、低領域番号ｇ（ｉ、ｊ）は原画像
信号１ａ、１ｂ、Ｉｃであるところのｆ（ｉ、ｊ）及び
その左隣りのｇ（ｉ−１，ｊ）と上隣りのｇ（ｉ、ｊ−
１）から決定される。

なお、前に述べた走査順に従って、１ａ、１ｂ、Ｉｃの
各原画像値を第２図に示した回路に取り込むに当っては
、ｇ（ｉ、ｊ−１）及びｇ（ｉ−１，ｊ）は既に求まっ
ている為に、特に問題はなく、またｆ（ｉ、ｊ）、ｇ（
ｉ、ｊ−１）、ｇ（ｉ” ＋ｊ）は周知の方法で高速
で供給する事が出来るものである。

更に、第２図中、太線で示した信号線には整数値信号が
流れ、細線で示した信号線には１“又はゝ０“の２値化
信号が流れるものである。

ちなみに、メモＩＪＭ１は１個の整数値を記憶する
作用を有するもので、最初は９０“が入っており、また
メモｌＪＭ２は第３図の概略図（こ示す如く、２個の整
数値の対（ｘ、ｙ）に依って記憶点が指定出来、最初
は全ての点に０”が入力されている３角行列形のメモリ
である。

なお、メモｌＪＭ２のアクセスに当ってはｘ＞ｙで
ある事が必要である。

そして第２図の回路においては、メモＩＪＭ２に達
する信号はこの条件を常に満たしている。

第２図の構成に於いて、画像直ｆ（ｉ、ｊ）は、以下に
説明する如くして低領域番号ｇ（ｉ、ｊ）に変換される
。

但し、最大値演算器４及び最小値演算器５の各出力ｐ、
ｑはｐ＝ｍａｘ（ｇ（ｉ、ｊ−１）、ｇ（ｉ−１，ｊ）］
（１）ｑ＝ｍｉｎ（ｇ（ｉ、ｊ１）２ｇ（ｉ−
１，ｊ））（２）とおき、またｉ＝１の時はｇ（
ｉ −１、ｊ）＝０が、ｊ＝１の時はｇ（ｉ、ｊ
−１）＝０がそれぞれ無条件に供給されるものとする。

ここで、ｆ（ｉ、ｊ）＝Ｏの時、即ち点（ｉｔ
ｊ）が背景の時は、大小比較器３ｂでこれを検出して、
セレクトゲート９ｂを通じてｇ（ｉ、ｊ）−〇とされる
。

一方、大小比較回路３ｂでｆ（ｉ、ｊ）＼０が判定され
た時、ｐ＝＝ｑ＝＝Ｑであれば、即ち点（ｉｔｊ）が新
しい領域であれば、加算器８に依って、メモＩＪＭ
１に５１”が加えられ、その値がｇ（ｉ。

ｊ）とされる。

更に、ｐ＼０又はｑ＼０の時、即ち点（ｉ、ｊ）が
既に見つかった領域に接している時は、セレクトゲート
９ａ、９ｂを通じてｇ（ｉ、ｊ）−ｐとおく。

また、ｐ＼０、ｑ＼０、ｐ＼ｑの時、即ち点（ｉ−１’
、ｊ）と点（ｉ、ｊ−１）とに別の番号がついている時
は、メモｌＪＭ２の番地（ｐ、ｑ）の点に、メモリ制御
器１１を通じて１“を書き込み、ｐとｑが同じ領域であ
ることを記しておく。

以上述べた全ての処理は、画像の各点に対して一定の時
間内に行う事が出来る為、入力画像信号は定速で処理す
る事が出来る。

なお、上記処理中に、メモＩＪＭ１がある設定値を
越えた時は、加算器８のＣ端子からＳ出力端子に信号出
力が行なわれ、信号処理を中断する事が出来る。

この様な場合は、後にも述べるが、走査の済んだ領域を
整理して、低領域番号数を減らしてから同様の処理を続
行する事が出来る。

次に、第２段階として、３角行列形のメモリＭ２の内容
から、低領域番号を節点としてメモリＭ２中の′ｌ“の
値を持つ点を枝とするグラフを作り、このグラフの連結
成分を見つけた上で、これに通し番号をつける。

この結果は、後述するメモｌＪＭ３に書き込まれる。

ちなみに、前記メモリＭ３は１次元配列Ｒ（ｉ）の記憶
装置であり、Ｒ（ｉ）の値は、第１段隔て書き込んだ低
領域番号ｉ（こ対して、前記グラフ中でｉの属する成分
番号である。

なお、以上述べた如き処理はマイクロプロセッサ等に依
り周知の方法で実施する事が出来る。

第４図は、次の第３段階目の処理に於いて、低領域番号
を真領域番号に書き換える為の回路の一例を示すもので
あるが、同図中Ｍ３は先にも述べた如く、一次元配列形
のメモリ、１７は前記メモｌＪＭ３から連結成分番号を
読み出す為の素子、２ｄは定数を発生する定数素子、３
ｄは入力された低領域番号ｇ（ｉ、ｊ）が定数素子２ｄ
からの定数より大きい時に１１“出力を行い、それ以外
は１０“出力を行う大小比較器、９ＣはＳ端子入力が１
１′／の時にａ入力を出力し、′０”の時にｂ入力を出
力するセレクトゲート、１８は前記セレクトゲートから
出力される真領域番号である。

即ち、第３段階に於いては、第４図の回路を４じて、正
の値を持つ各画像点の属する色域番号を値に持つ様な画
像、即ち真領域番号を持った信号を得る事が出来るもの
である。

以上述べた如く、第１、第２、第３の各段階毎の処理を
それぞれ第２図の回路、マイクロプロセッサ、第４図の
回路を通じて行う事に依って、入力画像中、′０“の値
をもった点を背景とみなし、正の値を持った点を注目領
域と見なした時の連結領域を全て見つけ、更１こ各領域
に通し番号をつけ、結局圧の値を持つ各画像点について
は、それが属する領域番号を値に持つ様な画像出力を得
る事が出来るものである。

なお、上記実施例醗こ於いては、予め領域の数の最大値
ｋを設定し、これに応じた補助記憶装置、即ちメモ’Ｊ
Ｍ２を用意した場合を例示したが、３角行列形のメモリ
の容量はｋの２乗に比例した大きさを持つ為、ｋを無制
限に大きくする事は出来ない。

そこで、領域番号が最大値ｋを越える様な場合、以下に
述べる如き方法で領域番号をつける事に依り、これを補
う事が出来るものである。

今、ｋ＝８として、低領域番号をつける段階に於いてに
＋１番目の領域が見つかったとする。

そこで、前に述べた第２段階に於いて真の領域との対応
をとり、第３段階で処理済みの領域に番号を書き込む。

この時の状態を第５図（ａ）の説明図に示す。

即ち、真の領域が６個あり、低領域番号づけてに＋１番
号にみつかった画素をＸ印で表わしである。

なお、第５図ａ中で、処理済み部と未処理部は点線で分
けである。

ここで、この点線に接する処理済みの領域を調べ、この
領域に新しくゝｌ“から通し番号をつけ、この対応を表
にして記憶する。

即ち、第５図ａの例では１“を′″５“に、１２“を１
４“にといった対応とする。

その結果、第５図すの説明図に示す如く画像は書き換え
られる。

また、同時に全領域数１６”も憶えておく。そこで、未
処理領域に対する領域数、即ちメモリＭ１の初期値を新
たに１２”とし、再び低領域の番号付けを開始する。

かかる処理を繰り返す事に依って、高速でしかも多くの
領域を求める事が出来る。

この様ｔこして、画像全体の処理が終了した後、記憶し
た表をもとにして真の領域番号をつけ直す。

この場合、第５図すの１１“は′５“に、′２“は１４
“という具合に変換し、その他の部分についてはｋをに
＋４に書き換えればよい。

即ち、対応表を作る為の外部記憶手段があれば、領域の
数が多くても高速度で領域番号をつける事カ出来るもの
である。

なお、画像の幅をＭとすれば、低領域番号付けＥこ必要
ｒ、Ｃｋは、４近傍連結領域ではＭ／２＋１．８近傍連
結領域では（Ｍ＋１．）／２となる。

従って、これだけのｋを可能にする様なハードウェアを
構成すれば、原理的にはどの様なパターンの画像ｌこ対
しても、領域番号をつける事が出来るものである。

以上述べた如く、本発明に依れば、画像処理の一つの基
本である連結領域検出処理を高速且つ効率的に行う事の
可能な連結領域検出方法を得る事が出来るものであり、
その有用性極めて犬なるものである。

【図面の簡単な説明】

第１図ａ、ｂは原画像及び連結領域番号を付された画像
の説明図、第２図、第４図は本発明の−実施例に係る連
結領域検出方法を実施する為の回路の一例を示す概略図
、第３図は第２図の回路中で使用されるメモリの構成図
、第５図ａ、ｂは本発明の他の実施例の説明図である。１ａ、１ｂ、１ｃ・・・・・・原画像値、２ａ〜２ｄ・
・・・・・定数素子、３ａ〜３ｄ・・・・・・大小比較
器、４・・・・・・最大値演算器、５・・・・・・最小
値演算器、Ｍｌ、Ｍ２゜Ｍ３・・・・・・メモリ、９ａ
〜９ｃ・・・・・・セレクトゲート、８・・・・・・加
算器、１０・・・・・・不一致検出器、１１・・・・・
・メモリ制御器。

Claims

【特許請求の範囲】

１画像を走査して得られる画像信号の各点に、順次仮
領域番号をつけると同時に、既に走査された隣接部との
対応を行い、同一連結領域と判別された仮領域番号を■
とＪとしたとき、ＸをＩとＪの最大値、ｙをＩとＪの最
小値として、三角行列形のメモリの（ｘ−ｙ）の該当個
所に１を書き込むことによって記憶させ、次に前記メモ
リの内容から最終的な連結成分の判別を行い、これに真
領域番号を割り当てた上で、前記仮領域番号を真領域番
号に書替え、前記画像を連結領域毎に異なる値を持った
画像に変換することを特徴とする連結領域検出方法。