JPS61188671A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS61188671A JPS61188671A JP60029076A JP2907685A JPS61188671A JP S61188671 A JPS61188671 A JP S61188671A JP 60029076 A JP60029076 A JP 60029076A JP 2907685 A JP2907685 A JP 2907685A JP S61188671 A JPS61188671 A JP S61188671A
- Authority
- JP
- Japan
- Prior art keywords
- block
- buffer
- image
- memory
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 34
- 238000003384 imaging method Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、撮像データに対しである処理を行なう画像
処理装置あるいは視覚システムにおいて用いられる画像
処理装置に関するものである。
処理装置あるいは視覚システムにおいて用いられる画像
処理装置に関するものである。
第2図は従来の画像処理装置を示すブロック図である。
図において、1は画像メモリ、2はタイミング回路、3
はバッファである。なお画像メモI71には図示しない
処理回路が接続されており、これにより認識処理等の画
像処理が行われる。
はバッファである。なお画像メモI71には図示しない
処理回路が接続されており、これにより認識処理等の画
像処理が行われる。
次に動作について説明する。タイミング回路2は予め設
定された間引度にて撮像データのサンプリングクロック
を間引き、この間引かれたクロックにてバッファ3は撮
像データをラッチし、これを画像メモリ1に書き込む。
定された間引度にて撮像データのサンプリングクロック
を間引き、この間引かれたクロックにてバッファ3は撮
像データをラッチし、これを画像メモリ1に書き込む。
従来の画像処理装置は以上のように構成されているので
、複数点からなるブロック内で間引かれた撮像データに
ついてはこれを全く無視し、ブロックの代表点について
のみその撮像データを画像メモリに書き込むようにして
おり、このため、誤差゛が非常に大きくなるという問題
点□があった。また、ノイズの影喜を受けやすいという
欠点も有しtいた。こ゛うした誤差を小さくするために
は間引度を下げればよいが、データ量の増大により処理
時間が増大し、メモリ容量が増え、コスト増となるなど
の問題点があった。
、複数点からなるブロック内で間引かれた撮像データに
ついてはこれを全く無視し、ブロックの代表点について
のみその撮像データを画像メモリに書き込むようにして
おり、このため、誤差゛が非常に大きくなるという問題
点□があった。また、ノイズの影喜を受けやすいという
欠点も有しtいた。こ゛うした誤差を小さくするために
は間引度を下げればよいが、データ量の増大により処理
時間が増大し、メモリ容量が増え、コスト増となるなど
の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ブロック内の1点の撮1象データをその代
表値とするのではなく、プロ7り内の全点の盪像データ
の合計値をその代表値として画像メモリに書き込むこと
により、ブロックの平均的な変化をとらえることができ
、処理すべき情報として誤差やノイズの少ない情報が得
られる画像処理装置を得ることを目的とする。
れたもので、ブロック内の1点の撮1象データをその代
表値とするのではなく、プロ7り内の全点の盪像データ
の合計値をその代表値として画像メモリに書き込むこと
により、ブロックの平均的な変化をとらえることができ
、処理すべき情報として誤差やノイズの少ない情報が得
られる画像処理装置を得ることを目的とする。
この発明に係る画像処理装置は、ブロック内の各点の撮
像データの合計値を算出するブロック合計値算出手段を
設けたものである。
像データの合計値を算出するブロック合計値算出手段を
設けたものである。
この発明においては、ブロック合計値算出手段によりブ
ロック内の各点の撮像データが次々と加算されるから、
ブロック毎にその各点の撮像データの合計値が画像メモ
リに書き込まれる。
ロック内の各点の撮像データが次々と加算されるから、
ブロック毎にその各点の撮像データの合計値が画像メモ
リに書き込まれる。
以下、本発明の実施例を図について説明する。
第1図はこの発明の一実施例による画像処理装置のブロ
ック図であり、図において、1は画像メモリ、10はブ
ロックの各点の撮像データを順次加算しブロック毎にそ
の合計値を算出するブロック合計値算出手段であり、該
算出手段10において、3aは撮像データをラッチする
第1のバッファ、3cは上記メモリlからの初期値をラ
ッチする第3のバッファ、4は上記第1.第3のバッフ
ァ3a、3c又は第1及び後述する第4のバッファ3a
、3dの出力を加算する加算器、3dは該加算器4から
の、上記初期値と撮像データとの加算値をラッチし該加
算値を上記加算器4に出力する第4のバッファ、3bは
上記加算器4からのブロック内の各点の撮像データの合
計値をラッチし該合計値を上記画像メモリ1に出力する
第2のバッファ、′2は上記画像メモリ1及び第1〜第
4のバッファ3a〜3dをタイミング制御するタイミン
グ回路である。
ック図であり、図において、1は画像メモリ、10はブ
ロックの各点の撮像データを順次加算しブロック毎にそ
の合計値を算出するブロック合計値算出手段であり、該
算出手段10において、3aは撮像データをラッチする
第1のバッファ、3cは上記メモリlからの初期値をラ
ッチする第3のバッファ、4は上記第1.第3のバッフ
ァ3a、3c又は第1及び後述する第4のバッファ3a
、3dの出力を加算する加算器、3dは該加算器4から
の、上記初期値と撮像データとの加算値をラッチし該加
算値を上記加算器4に出力する第4のバッファ、3bは
上記加算器4からのブロック内の各点の撮像データの合
計値をラッチし該合計値を上記画像メモリ1に出力する
第2のバッファ、′2は上記画像メモリ1及び第1〜第
4のバッファ3a〜3dをタイミング制御するタイミン
グ回路である。
なお上記画像メモリ1には図示しない処理回路が接続さ
れており、□これはブロックの全点の撮像データの合計
値を用いて画像処理を行うものである。
れており、□これはブロックの全点の撮像データの合計
値を用いて画像処理を行うものである。
また第3図は本実施例の各部の動作タイミングを示し、
各ブロックが水平方向2画素、垂直方向2ラインからな
るものにおいてブロックnの撮像データの合計値が得ら
れる様子を示している。
各ブロックが水平方向2画素、垂直方向2ラインからな
るものにおいてブロックnの撮像データの合計値が得ら
れる様子を示している。
次に動作について第1図及び第・3図を用いて説明する
。スキャンは水平方向に行ない、画像メモリ1は初期化
されているものとする。撮像データをラッチするバッフ
ァ3aはt最像データのサンフ。
。スキャンは水平方向に行ない、画像メモリ1は初期化
されているものとする。撮像データをラッチするバッフ
ァ3aはt最像データのサンフ。
リングクロックと同期しており、全撮像データが順次取
り込まれる。
り込まれる。
まず、ブロックnの最上位水平ライン(以下第1水平ラ
インと称す)の先頭点における画像メモリlの初期化さ
れた内容が読み出され(第3図(C1参照)、これがバ
ッファ3Cにラッチされて(第3図(d)参照)加算器
4に入力される。一方、撮像データ(第3図(a)参照
)はバッファ3aにラッチされ(第3図(bl参照)、
加算器4に入力されるが、画像メモリ1は初期化されて
いるので、加算器4はブロックnの先頭点の撮像データ
をそのまま出力しく第3図(el参照)、これがバッフ
ァ3dによりラッチされる(第3図(f)参照)。次の
クロックにより次の点の撮像データ(ブロックnの第2
デ−タ)がバッファ3aにラッチされ(第3図(bl参
−照)、これが加算器4に入力されて、これとバッファ
3dの内容との加算結果が出力され、該結果が再び該バ
ッファ3dによりラッチされる。
インと称す)の先頭点における画像メモリlの初期化さ
れた内容が読み出され(第3図(C1参照)、これがバ
ッファ3Cにラッチされて(第3図(d)参照)加算器
4に入力される。一方、撮像データ(第3図(a)参照
)はバッファ3aにラッチされ(第3図(bl参照)、
加算器4に入力されるが、画像メモリ1は初期化されて
いるので、加算器4はブロックnの先頭点の撮像データ
をそのまま出力しく第3図(el参照)、これがバッフ
ァ3dによりラッチされる(第3図(f)参照)。次の
クロックにより次の点の撮像データ(ブロックnの第2
デ−タ)がバッファ3aにラッチされ(第3図(bl参
−照)、これが加算器4に入力されて、これとバッファ
3dの内容との加算結果が出力され、該結果が再び該バ
ッファ3dによりラッチされる。
このようにして同一水平ライン上における各ブロックの
撮像データがその後尾点まで次々と加算される。後尾点
では加算器4が加算を終了した時点で、その合計値がバ
ッファ3bによりラッチされ(第3図(g)参照)、こ
れがメモリ1に書き込まれる。他のブロックにおいても
全く同様の動作によって、各ブロックの第1水平ライン
の撮像データの合計値が画像メモリlに書き込まれる。
撮像データがその後尾点まで次々と加算される。後尾点
では加算器4が加算を終了した時点で、その合計値がバ
ッファ3bによりラッチされ(第3図(g)参照)、こ
れがメモリ1に書き込まれる。他のブロックにおいても
全く同様の動作によって、各ブロックの第1水平ライン
の撮像データの合計値が画像メモリlに書き込まれる。
次に第2水平ラインに移った時、ブロックnの先頭点に
おいて読み出される画像メモリ1の内容は、第1水平ラ
インにおけるそのブロックの描像データの合計値であり
、この値が加算器4に初期値として設定されるために、
後尾点における処理が終了した時点で、画像メモリ1に
はブロックnの第1.第2水平ラインの合計値、即ち当
該ブロックの4点の撮像データの合計値が書き込まれ、
該書き込みが終了した後火のブロックn+lの撮像デー
タがバッファ3aに入力される。このようにして全画面
についてのスキャンが終了した時点では各ブロックの全
撮像データの合計値が画像メモリ1に書き込まれること
になる。
おいて読み出される画像メモリ1の内容は、第1水平ラ
インにおけるそのブロックの描像データの合計値であり
、この値が加算器4に初期値として設定されるために、
後尾点における処理が終了した時点で、画像メモリ1に
はブロックnの第1.第2水平ラインの合計値、即ち当
該ブロックの4点の撮像データの合計値が書き込まれ、
該書き込みが終了した後火のブロックn+lの撮像デー
タがバッファ3aに入力される。このようにして全画面
についてのスキャンが終了した時点では各ブロックの全
撮像データの合計値が画像メモリ1に書き込まれること
になる。
このように、本実施例によれば、ブロック内の全点の撮
像データの合計値をブロックの代表値として画像メモリ
に書き込むようにしたので、ブロック毎の平均的な変化
をとらえることができ、少ない情報量で誤差やノイズの
少ない情報を得ることができ、画像メモリが小容量で済
み、低コスト化が図れるという効果がある。
像データの合計値をブロックの代表値として画像メモリ
に書き込むようにしたので、ブロック毎の平均的な変化
をとらえることができ、少ない情報量で誤差やノイズの
少ない情報を得ることができ、画像メモリが小容量で済
み、低コスト化が図れるという効果がある。
また、上記実施例ではブロック内の撮像データの加算1
合計が次のブロックの最初の撮像データが入力されるま
でに行なわれているので、従来の、代表点のみを書込む
ものに比し時間が遅れることなくブロックの代表値を書
込むことができ、上記従来のものと同等の処理速度を得
ることができる効果がある。
合計が次のブロックの最初の撮像データが入力されるま
でに行なわれているので、従来の、代表点のみを書込む
ものに比し時間が遅れることなくブロックの代表値を書
込むことができ、上記従来のものと同等の処理速度を得
ることができる効果がある。
なお、上記実施例ではブロックの合計値を画像−メモリ
に書き込むものを示したが、間引度が2の累乗であれば
、ビットシフトを行なうことにより、ブロックの合計値
から容易にその平均値が得られるので、これをメモリに
書き込むようにしてしてもよい。
に書き込むものを示したが、間引度が2の累乗であれば
、ビットシフトを行なうことにより、ブロックの合計値
から容易にその平均値が得られるので、これをメモリに
書き込むようにしてしてもよい。
また、上記実施例では1ブロツクが水平方向2画素、垂
直方向2ラインからなるものとしたが、ブロックはこの
サイズに限定されるものでないことは言うまでもない。
直方向2ラインからなるものとしたが、ブロックはこの
サイズに限定されるものでないことは言うまでもない。
以上のように、この発明に係る画像処理装置によれば、
ブロック内の撮像データを合計し画像メモリに書き込み
を行なうように構成したので、ブロックの平均的な変化
をとらえることができ、誤差を小さく抑えることができ
るとともに、ノイズの影響も受けにくくなるという効果
がある。
ブロック内の撮像データを合計し画像メモリに書き込み
を行なうように構成したので、ブロックの平均的な変化
をとらえることができ、誤差を小さく抑えることができ
るとともに、ノイズの影響も受けにくくなるという効果
がある。
第1図はこの発明の一実施例による画像処理装置のブロ
ック図1、第2図は従来の画像処理装置を示すブロック
図、第3図は第1図の動作を説明するためのタイムチャ
ート図である。 図において、■は画像メモリ、10はブロック合計値算
出手段、2はタイミング回路、3a〜3dは第1〜第4
のバッファ、4は加算器である。 なお図中同一符号は同−又は相当部分を示す。
ック図1、第2図は従来の画像処理装置を示すブロック
図、第3図は第1図の動作を説明するためのタイムチャ
ート図である。 図において、■は画像メモリ、10はブロック合計値算
出手段、2はタイミング回路、3a〜3dは第1〜第4
のバッファ、4は加算器である。 なお図中同一符号は同−又は相当部分を示す。
Claims (3)
- (1)処理すべき画像を構成する、複数点からなるブロ
ックの各点の撮像データを順次加算しブロック毎にその
合計値を算出するブロック合計値算出手段と、上記ブロ
ック毎の撮像データの合計値が書き込まれる画像メモリ
と、該メモリに書き込まれたブロック毎の合計値を当該
ブロックの代表値としてこれを処理する処理回路とを備
えたことを特徴とする画像処理装置。 - (2)上記ブロック合計値算出手段は、撮像データをラ
ッチする第1のバッファと、上記画像メモリからの初期
値をラッチする第3のバッファと、上記第1、第3又は
第1及び後述する第4のバッファの出力を加算する加算
器と、該加算器からの、上記初期値と撮像データとの加
算値をラッチし該加算値を上記加算器に出力する第4の
バッファと、上記加算器からのブロック内の各点の撮像
データの合計値をラッチし該合計値を上記メモリに出力
する第2のバッファと、上記メモリ及び第1ないし第4
のバッファをタイミング制御するタイミング回路とを備
えたものであることを特徴とする特許請求の範囲第1項
記載の画像処理装置。 - (3)上記タイミング回路は、ブロック内の先頭点にて
上記メモリの読み出し、後尾点で書き込みが行われるよ
うタイミング制御を行なうものであることを特徴とする
特許請求の範囲第2項記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60029076A JPS61188671A (ja) | 1985-02-15 | 1985-02-15 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60029076A JPS61188671A (ja) | 1985-02-15 | 1985-02-15 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61188671A true JPS61188671A (ja) | 1986-08-22 |
Family
ID=12266252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60029076A Pending JPS61188671A (ja) | 1985-02-15 | 1985-02-15 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61188671A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63251866A (ja) * | 1987-04-08 | 1988-10-19 | Fuji Electric Co Ltd | 画像正規化方法 |
JPH03138783A (ja) * | 1989-10-25 | 1991-06-13 | Victor Co Of Japan Ltd | 陰面消去回路 |
JPH0520452A (ja) * | 1991-05-08 | 1993-01-29 | Internatl Business Mach Corp <Ibm> | デイジタル・イメージ減縮装置及び方法 |
JPH06103374A (ja) * | 1991-02-01 | 1994-04-15 | Internatl Business Mach Corp <Ibm> | 画像スケーリング装置 |
-
1985
- 1985-02-15 JP JP60029076A patent/JPS61188671A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63251866A (ja) * | 1987-04-08 | 1988-10-19 | Fuji Electric Co Ltd | 画像正規化方法 |
JPH03138783A (ja) * | 1989-10-25 | 1991-06-13 | Victor Co Of Japan Ltd | 陰面消去回路 |
JPH06103374A (ja) * | 1991-02-01 | 1994-04-15 | Internatl Business Mach Corp <Ibm> | 画像スケーリング装置 |
JPH0520452A (ja) * | 1991-05-08 | 1993-01-29 | Internatl Business Mach Corp <Ibm> | デイジタル・イメージ減縮装置及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03256485A (ja) | 動きベクトル検出回路 | |
WO1986006523A1 (en) | Image processor | |
JPS5839345B2 (ja) | 演算マスク装置 | |
JPS61188671A (ja) | 画像処理装置 | |
JPH0481231B2 (ja) | ||
JPS5813066A (ja) | 画像縮小方式 | |
JP3776513B2 (ja) | 画像処理装置 | |
JPS6225572A (ja) | 画像処理方法及びその装置 | |
JPH01243182A (ja) | 画像処理装置 | |
JPH0520450A (ja) | 画像処理装置 | |
JPS63116193A (ja) | 画像のアフイン変換方式 | |
JPS62154177A (ja) | 画像変換装置 | |
JPS62298834A (ja) | 高速デ−タ処理装置 | |
JPS60235274A (ja) | 画像信号処理装置 | |
JPS62164168A (ja) | 画像デ−タのフアイル方式 | |
JPH0198077A (ja) | 記憶装置 | |
JPH0691598B2 (ja) | パターン認識方法及びそのための画像縮小装置 | |
JPS61143885A (ja) | 線画作成装置 | |
JPS62260279A (ja) | 高速イメ−ジ処理回路 | |
JPS62254276A (ja) | ヒストグラム算出方式 | |
JPH053627B2 (ja) | ||
JPH05189553A (ja) | 画像処理方式 | |
JPH02171869A (ja) | アドレス生成装置 | |
JPH0799544B2 (ja) | 線分抽出装置 | |
JPS61231672A (ja) | 画像処理装置 |