JPS58162027A - 半導体ウエハ - Google Patents
半導体ウエハInfo
- Publication number
- JPS58162027A JPS58162027A JP4501882A JP4501882A JPS58162027A JP S58162027 A JPS58162027 A JP S58162027A JP 4501882 A JP4501882 A JP 4501882A JP 4501882 A JP4501882 A JP 4501882A JP S58162027 A JPS58162027 A JP S58162027A
- Authority
- JP
- Japan
- Prior art keywords
- fluctuation
- pattern
- facet
- stress
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置が、外力等によって電気的特性が
変動するのを効果的に低減する方向に、素子を配向する
に便利なウニ・・構造を提供することを目的としたもの
である。
変動するのを効果的に低減する方向に、素子を配向する
に便利なウニ・・構造を提供することを目的としたもの
である。
半導体装置は、所定の回路設計に基づき、概ね正方形な
いしは長方形を適宜組合せた図形でもってガラス基板上
に構成したマスクパターンをシリコンウェハ上のフォト
レジスト膜上に目合せによって転写するか、あるいはま
た、電子ビームを応用してレジストレージロンマークを
基準にして、シリコンウニ・・上のレジスト膜上に直接
描画することによってパターンを形成した後、それぞれ
に対応した工程を一つ一つ繰り返すことによって製造さ
れるのである。
いしは長方形を適宜組合せた図形でもってガラス基板上
に構成したマスクパターンをシリコンウェハ上のフォト
レジスト膜上に目合せによって転写するか、あるいはま
た、電子ビームを応用してレジストレージロンマークを
基準にして、シリコンウニ・・上のレジスト膜上に直接
描画することによってパターンを形成した後、それぞれ
に対応した工程を一つ一つ繰り返すことによって製造さ
れるのである。
ところで、シリコンあるいはゲルマニウム等の半導体で
は、その物体にかかる圧力により、抵抗値が変動する、
所謂、ピエゾ抵抗効果が存在し。
は、その物体にかかる圧力により、抵抗値が変動する、
所謂、ピエゾ抵抗効果が存在し。
しかも、それらの変動量は、半導体中の不純物の種類と
結晶方向に依存することが、Ｃ，Ｓ、８ｙ１１ｉｔｈに
より、Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ、 Ｖｏｌ 、
９４．Ｎｏ １ 。
結晶方向に依存することが、Ｃ，Ｓ、８ｙ１１ｉｔｈに
より、Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ、 Ｖｏｌ 、
９４．Ｎｏ １ 。
１９６４年に発表されている。これを現象的に示すと、
次式のようになる。
次式のようになる。
△ρｉ ／ｐ ＝ ΣπＩｊτｔ（Ｊ＝１〜６の整数）
−１ ここで、ρは応力がない場合の比抵抗、△ρｉは。
−１ ここで、ρは応力がない場合の比抵抗、△ρｉは。
結晶のｉ方向の比抵抗の変動分であり、π１．は結晶軸
に対応したピエゾ抵抗係数、τｊは応力のテンソル成分
を示すものである。すなわち、上式は、結晶軸方向によ
シ、ピエゾ抵抗係数が変化する場合には、比抵抗値の変
動分量も変化することを示すものである。一般に半導体
装置の製造に使用されるシリコンについて、３つの係数
π１１．π１２゜π４４は次表の各位であるとされてい
る。
に対応したピエゾ抵抗係数、τｊは応力のテンソル成分
を示すものである。すなわち、上式は、結晶軸方向によ
シ、ピエゾ抵抗係数が変化する場合には、比抵抗値の変
動分量も変化することを示すものである。一般に半導体
装置の製造に使用されるシリコンについて、３つの係数
π１１．π１２゜π４４は次表の各位であるとされてい
る。
これらの値をもとに、シリコンウェハについて結晶軸方
向と応力効果による抵抗値の変動を比較した場合、ｐ型
シリコンで（１ｏＯ）結晶面のく１ｏＯ〉方向での比抵
抗値の変動が最小となり。
向と応力効果による抵抗値の変動を比較した場合、ｐ型
シリコンで（１ｏＯ）結晶面のく１ｏＯ〉方向での比抵
抗値の変動が最小となり。
〈１１ｏ〉方向で最大となる。
本発明は、以上の物理現象に鑑みてなされたものであり
、シリコンウェハを例にとり、その詳細を説明する。
、シリコンウェハを例にとり、その詳細を説明する。
ここで第１図は従来の（１００）結晶面を平面にもつシ
リコンウェハ１の結晶軸方向とそのファセット２の方向
を示したものである。前記の製造のファセットを基準に
行われるのが常であり、従ってマスクパターンの直交す
るＩ軸あるいはｙ軸は、ファセットに対して、はぼ平行
ないしは直交する。かかる場合、第１図から容易に解る
ようにマスク内のパターンは、（１１０）方向に平行に
配列される。特に一般にバイポーラ集積回路に適用され
るＰ型拡散層による抵抗形成がなされた場合には、その
影響が極めて顕著に出てくることになる。しかも、半導
体チップは、その組立時に、リードフレームの基板接着
部に接着される場合。
リコンウェハ１の結晶軸方向とそのファセット２の方向
を示したものである。前記の製造のファセットを基準に
行われるのが常であり、従ってマスクパターンの直交す
るＩ軸あるいはｙ軸は、ファセットに対して、はぼ平行
ないしは直交する。かかる場合、第１図から容易に解る
ようにマスク内のパターンは、（１１０）方向に平行に
配列される。特に一般にバイポーラ集積回路に適用され
るＰ型拡散層による抵抗形成がなされた場合には、その
影響が極めて顕著に出てくることになる。しかも、半導
体チップは、その組立時に、リードフレームの基板接着
部に接着される場合。
あるいは、樹脂封止によって外装される場合に同チップ
内に残留する応力は一様でない。従って。
内に残留する応力は一様でない。従って。
従来ウェハ上に形成された素子間の電気的特性のバラツ
キは必然的に大きくなる欠点を有することになる。
キは必然的に大きくなる欠点を有することになる。
本発明は、上記欠点を、マスク設計ないしは。
目合せ工程を何ら変更することなく、効果的に排除でき
るウェハ構造を提供するものである。以下図面を用いて
説明する。
るウェハ構造を提供するものである。以下図面を用いて
説明する。
第２図は、本発明にかかるウニ／・構造を説明するため
の一実施例を示す。すなわち、ファセット２が（１００
）結晶面を平面とするシリコンウニＩ・１に対して、そ
の〈１ｏＯ〉方向に設置されることに特徴を有するので
ある。第２図において、例えば、〈１００〉方向とその
直角方向の〈ｏｌｏ〉方向は、基準の取シ方で変るもの
であシ、結晶学的に〈１ｏｏ〉方向で総称されることは
、周知の通りである。かかる方向にファセットが設置さ
れた場合、このファセットを基準にウェハを装置にセッ
ト°シ、このファセットを基準にパターンの目合せを行
なうことにより、何ら特別の配慮をすることなく、パタ
ーンが＜１００＞方向に平行に配置されることになる。
の一実施例を示す。すなわち、ファセット２が（１００
）結晶面を平面とするシリコンウニＩ・１に対して、そ
の〈１ｏＯ〉方向に設置されることに特徴を有するので
ある。第２図において、例えば、〈１００〉方向とその
直角方向の〈ｏｌｏ〉方向は、基準の取シ方で変るもの
であシ、結晶学的に〈１ｏｏ〉方向で総称されることは
、周知の通りである。かかる方向にファセットが設置さ
れた場合、このファセットを基準にウェハを装置にセッ
ト°シ、このファセットを基準にパターンの目合せを行
なうことにより、何ら特別の配慮をすることなく、パタ
ーンが＜１００＞方向に平行に配置されることになる。
すなわち、前述のように、〈１０ｏ〉方向に平行に配置
されたＰ型素子は。
されたＰ型素子は。
その受ける応力に対する抵抗値変動が最小方向であり、
パターン配置が直角方向になされた場合でも（１００）
結晶面内にあっては、その方向はく１００〉方向に平行
になることがわかる。
パターン配置が直角方向になされた場合でも（１００）
結晶面内にあっては、その方向はく１００〉方向に平行
になることがわかる。
以上の説明から解るように、本発明にかかるウェハ構造
では、ウェハプロセス及び組立プロセス中にチップにか
かる応力に対して、電気的特性の変動が小さい半導体装
置の製造を容易にするものである。
では、ウェハプロセス及び組立プロセス中にチップにか
かる応力に対して、電気的特性の変動が小さい半導体装
置の製造を容易にするものである。
なお、組立プロセスの一工程として、チップのダイシン
グ工程があるが、その時の壁開面は、。
グ工程があるが、その時の壁開面は、。
（１１ｏ）面であり、その角度は表面に対して４６度と
なる。この角度は、ソーイングあるいはレーザースクラ
イプ方式を採用すれば、容易に解決できる問題であり、
本発明の実施にあたって、何ら障害となるものではない
。
なる。この角度は、ソーイングあるいはレーザースクラ
イプ方式を採用すれば、容易に解決できる問題であり、
本発明の実施にあたって、何ら障害となるものではない
。
第１図は従来の半導体ウェハの構造を説明するための図
、第２図は本発明の一実施例である半導体ウェハの構造
を説明するための図である。 １・・・・・・シリコンウェハ、２・・・・・・ファセ
ット。
、第２図は本発明の一実施例である半導体ウェハの構造
を説明するための図である。 １・・・・・・シリコンウェハ、２・・・・・・ファセ
ット。
Claims (1)
- （１ｏＯ）結晶面、あるいは、その近傍の結晶０面１表
面に露呈する半導体ウエノ・において、〈１００〉方向
、ないしは、その近傍の方向にファセット（オリエンテ
ーションフラット）ヲ設ケたことを特徴とする半導体ウ
ェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4501882A JPS58162027A (ja) | 1982-03-19 | 1982-03-19 | 半導体ウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4501882A JPS58162027A (ja) | 1982-03-19 | 1982-03-19 | 半導体ウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58162027A true JPS58162027A (ja) | 1983-09-26 |
Family
ID=12707602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4501882A Pending JPS58162027A (ja) | 1982-03-19 | 1982-03-19 | 半導体ウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58162027A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236209A (ja) * | 1984-04-30 | 1985-11-25 | ゼネラル・エレクトリック・カンパニイ | 半導体装置およびその製造方法 |
| JPS6146727U (ja) * | 1984-08-29 | 1986-03-28 | シャープ株式会社 | 太陽電池素子基板 |
| JPH01122114A (ja) * | 1987-11-05 | 1989-05-15 | Mitsubishi Electric Corp | 半導体装置、半導体装置用ウエハおよび半導体装置の製造方法 |
| JPH03262110A (ja) * | 1990-03-13 | 1991-11-21 | Matsushita Electron Corp | 固体撮像装置 |
| US7470973B2 (en) | 2003-12-25 | 2008-12-30 | Fujitsu Limited | Semiconductor device and semiconductor integrated circuit device |
-
1982
- 1982-03-19 JP JP4501882A patent/JPS58162027A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236209A (ja) * | 1984-04-30 | 1985-11-25 | ゼネラル・エレクトリック・カンパニイ | 半導体装置およびその製造方法 |
| JPS6146727U (ja) * | 1984-08-29 | 1986-03-28 | シャープ株式会社 | 太陽電池素子基板 |
| JPH0121556Y2 (ja) * | 1984-08-29 | 1989-06-27 | ||
| JPH01122114A (ja) * | 1987-11-05 | 1989-05-15 | Mitsubishi Electric Corp | 半導体装置、半導体装置用ウエハおよび半導体装置の製造方法 |
| JPH03262110A (ja) * | 1990-03-13 | 1991-11-21 | Matsushita Electron Corp | 固体撮像装置 |
| US7470973B2 (en) | 2003-12-25 | 2008-12-30 | Fujitsu Limited | Semiconductor device and semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US6500764B1 (en) | Method for thinning a semiconductor substrate | |
| US4468857A (en) | Method of manufacturing an integrated circuit device | |
| US20150123256A1 (en) | Stress shield for integrated circuit package | |
| TW519727B (en) | Semiconductor wafer, semiconductor device and manufacturing method therefor | |
| JP3291289B2 (ja) | 電子部品の製造方法 | |
| US4474639A (en) | Method and device for processing individual integrated circuits into film-mounted, integrated circuits (micropacks) | |
| JPS58162027A (ja) | 半導体ウエハ | |
| JPS61501483A (ja) | 埋込層の形成および位置づけ方法 | |
| JP3084021B1 (ja) | 電子部品の製造方法 | |
| KR100206449B1 (ko) | 트랜지스터 구조 | |
| KR100812085B1 (ko) | 반도체 소자의 개별화 방법 | |
| JP2010225830A (ja) | 半導体装置の製造方法 | |
| EP0448713A1 (en) | Semiconductor device | |
| KR100556351B1 (ko) | 반도체 소자의 금속 패드 및 금속 패드 본딩 방법 | |
| JPH02168619A (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPH06216194A (ja) | 半導体チップの実装構造 | |
| JPH05326618A (ja) | 半導体装置 | |
| JP2000223519A (ja) | 半導体装置の製造方法 | |
| KR100405194B1 (ko) | 다공성 산화 실리콘층의 선택적 형성 방법, 이를 이용한 멀티칩 패키지 및 반도체 기판 | |
| JPH01274419A (ja) | 半導体装置 | |
| JPS61134050A (ja) | 集積回路素子 | |
| JPS6126229B2 (ja) | ||
| JPH02159010A (ja) | 半導体装置の製法 | |
| JPH022615A (ja) | 半導体装置の製造方法 |