JPS61134050A - 集積回路素子 - Google Patents

集積回路素子

Info

Publication number
JPS61134050A
JPS61134050A JP59256233A JP25623384A JPS61134050A JP S61134050 A JPS61134050 A JP S61134050A JP 59256233 A JP59256233 A JP 59256233A JP 25623384 A JP25623384 A JP 25623384A JP S61134050 A JPS61134050 A JP S61134050A
Authority
JP
Japan
Prior art keywords
bonding pad
circuit element
substrate
insulating film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59256233A
Other languages
English (en)
Inventor
Hiroyuki Ban
博行 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP59256233A priority Critical patent/JPS61134050A/ja
Publication of JPS61134050A publication Critical patent/JPS61134050A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、信頼性を向上させた集積回路素子に関する。
特にボンディングパッド部における絶縁膜の構造に関す
る。
［従来の技術］ 従来、集積回路素子のワイヤーボンディングを行なうボ
ンディングパッド部の構造は第２図に示すようになって
いる。トランジスタ、ダイオード、抵抗等の回路素子２
を形成した基板３上に酸化膜８が形成され、その上に配
線層４が形成されている。配線層４は、その一部をボン
ディングパッド部５とし、ボンディングパッド部５を除
く集積回路素子１の全面に絶縁膜６が形成されている。
そしてボンディングパッド部５にＡｕ１１９がワイヤー
ボンディングされる。しかしながら、絶縁膜６の開口側
面７は、ボンディングパッド部５の平面５ｏに対して垂
直になっている。このため、ワイヤーボンディング時に
、位置決め誤差、ボール９０の変形誤差等により、ボー
ル９０又はツールの一部が絶縁Ｉ！！６に接触し、絶縁
膜６に亀裂６０が生じ、この亀裂６０から湿気が侵入し
、このことが配線層４を腐食させ集積回路素子１の信頼
性を低下させる一原因となっていた。
［発明の解決しようとする問題点］ 本発明は、従来の上記欠点を改良するために成されたも
のである。ワイヤーボンディング時における亀裂６０の
発生を防止するには、ボンディングパッド部５を広くす
ることが考えられるが、これは集積回路素子１のチップ
サイズが大きくなるという問題があり、特に多ピン集積
回路素子の場合には大きな問題となる。本発明は絶縁膜
の構造を工夫することにより、ワイヤーボンディング時
に発生する亀裂を防止し、集積回路素子の信頼性の向上
を図る事を目的とする。
［問題点を解決するための技術的手段］本発明は、回路
素子を形成した基板と、該基板上に形成された配線層と
、該配線層の一部であるワイヤーボンディングを行なう
ためのボンディングパッド部と、 該ボンディングパッド部を除いて、前記基板上に形成さ
れた絶縁膜とから成る集積回路素子において、 前記絶縁膜の前記ボンディングパッド部における開口側
面は、前記ボンディングパッド部の平面に対し、４０〜
６０度の範囲で外側に向かって傾斜していることを特徴
とする集積回路素子である。
ここで回路素子は、トランジスタ、ダイオード、抵抗等
の素子である。１板とは、シリコン、ゲルマニウム、サ
ファイヤ、Ｇａ　Ａｓ等の集積回路素子の基板となるも
のである。配線層は、アルミニウム、銅等の導体を真空
蒸着、スパッタリング等によって形成される。絶縁膜は
、集積回路素子の表面を保護するためのものであり、３
ｉＱｓ、８１３Ｎ４等の電気絶縁物で構成できる。絶縁
膜の開口側面の傾斜は、４０〜６０度が望ましい。傾斜
角が小さい程ワイヤーボンディング時にボンディングツ
ールや、ワイヤーのボールが絶縁膜に接触しないため、
亀裂の発生が少なくなる。しかし小さ過ぎると、エツチ
ング時間を多く必要としオーバエッチを生じ易く、且つ
絶縁膜が過度に薄くなりすぎるため外力に対して弱くな
るので４０度以下は望ましくない。又６０度以上になる
とワイヤーボンディング時にボール、ツールの絶縁膜へ
の接触が多くなり望ましくない。上記傾斜は、ドライエ
ツチングによってエッチレートを適切に選定することに
よって形成される。
［作用］ ボンディングパッド部における絶縁膜の開口側面の傾斜
のために、ツール、ボールから見てボンディングパッド
部は実効的に広くなったのと等価である。従ってワイヤ
ーボンディング時に、絶縁膜における亀裂の発生が防止
される。
〔実施例１ 以下、本発明を具体的な一実施例に基いて説明する。
第１図は、本発明の実施例に係る集積回路素子の構成を
示した断面図である。基板３としてシリコン単結晶を用
いた。この基板３には公知の集積回路製造の技術を用い
て、回路素子２が形成されている。基板３上には回路素
子２への接続部を除いて、二酸化珪素から成る酸化膜８
が形成されており、その酸化膜８上には、必要なアルミ
ニウムから成る配線層４が蒸着によって形成されている
。
さらにその上に窒化珪素から成る絶縁膜６がスパッタリ
ングによって形成されている。第３図、第４図は、絶縁
膜６の開口側面７の形成方法を図示したものである。第
３図に示すようにレジスト１０（マイクロポジット）を
一様に塗布したのちフォトエツチングによプてボンディ
ングパッド部５に当るレジスト１０の部分を除去したの
ちドライエツチング法によって酸素流量をｌｌ１１１Ｄ
シてエッチレート１：１でエツチングを行ない第４図の
ような絶縁１１６の開口側面７を得た。即ち開口側面７
の傾斜角は、４５度であった。
以上のようにして、形成された素子のボンディングパッ
ド部５にワイヤーボンディングを行なった所、ツール、
ボールの絶縁膜６への接触は少なくなった。又接触して
も、開口側面７の傾斜のために横方向の応力が小さくな
るため、亀裂の発生が防止される。
上記の絶縁膜の傾斜構造は、ウェハウスにおけるスクラ
イプラインの構造にも応用できる。この場合にはカッタ
ーによる絶縁膜の亀裂の発生を防止できる。
［発明の効果］ 本発明の集積回路素子は、ボンディングパッド部の絶縁
膜の開口側面を所定の傾斜にしている。
従って、ワイヤーボンディング時におけるボンディング
ツール、ワイヤーポールの絶縁膜への接触を防止できる
。絶縁膜の開口側面が傾斜しているため、たとえ接触し
たとしても横方向の応力が減少するので、亀裂の発生を
極力防止できる。よって、亀裂からの湿気の侵入が防止
でき、素子の信頼性を向上させることができる。
【図面の簡単な説明】
第１図は、本発明の実施例に係る集積回路素子の構成を
示した断面図である。第２図は、従来の集積回路素子の
構成を示した断面図である。第３゜４図は、同実施例素
子の製造過程を示した工程図である。 １・・・集積回路素子　２・・・回路素子　３・・・基
板４・・・配線層　　　　５・・・ボンディングパッド
部６・・・絶縁ＩＩ　　　　　７・・・開口側面　８・
・・酸化膜第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. （１）回路素子を形成した基板と、該基板上に形成され
    た配線層と、該配線層の一部であるワイヤーボンディン
    グを行なうためのボンディングパッド部と、 該ボンディングパッド部を除いて、前記基板上に形成さ
    れた絶縁膜とから成る集積回路素子において、 前記絶縁膜の前記ボンディングパッド部における開口側
    面は、前記ボンディングパッド部の平面に対し、４０〜
    ６０度の範囲で外側に向かつて傾斜していることを特徴
    とする集積回路素子。
JP59256233A 1984-12-04 1984-12-04 集積回路素子 Pending JPS61134050A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59256233A JPS61134050A (ja) 1984-12-04 1984-12-04 集積回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59256233A JPS61134050A (ja) 1984-12-04 1984-12-04 集積回路素子

Publications (1)

Publication Number Publication Date
JPS61134050A true JPS61134050A (ja) 1986-06-21

Family

ID=17289780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59256233A Pending JPS61134050A (ja) 1984-12-04 1984-12-04 集積回路素子

Country Status (1)

Country Link
JP (1) JPS61134050A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232537U (ja) * 1985-08-12 1987-02-26
EP0820097A1 (en) * 1996-07-15 1998-01-21 Dow Corning Corporation Semiconductor chips with bond pads suitable for improved die testing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232537U (ja) * 1985-08-12 1987-02-26
EP0820097A1 (en) * 1996-07-15 1998-01-21 Dow Corning Corporation Semiconductor chips with bond pads suitable for improved die testing

Similar Documents

Publication Publication Date Title
US6867489B1 (en) Semiconductor die package processable at the wafer level
US7595222B2 (en) Semiconductor device and manufacturing method thereof
KR930005949B1 (ko) 반도체 디바이스 제조공정
US6790709B2 (en) Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
US6020624A (en) Semiconductor package with bi-substrate die
US6025277A (en) Method and structure for preventing bonding pad peel back
US5132772A (en) Semiconductor device having tape automated bonding (TAB) leads which facilitate lead bonding
JP3077316B2 (ja) 集積回路装置
KR900002084B1 (ko) 반도체장치
US6492247B1 (en) Method for eliminating crack damage induced by delaminating gate conductor interfaces in integrated circuits
EP0122631B1 (en) Electronic device having a multi-layer wiring structure
JP4795102B2 (ja) 配線基板およびその製造方法
US6133625A (en) Semiconductor device and method for manufacturing the same
JPS6156608B2 (ja)
EP0019883B1 (en) Semiconductor device comprising a bonding pad
JPS61134050A (ja) 集積回路素子
JPS6226839A (ja) 半導体基板
EP0448713A1 (en) Semiconductor device
KR940007290B1 (ko) 와이어 본딩 패드 형성방법
JPS63205930A (ja) 半導体集積回路装置の製造方法
JP2727605B2 (ja) 半導体装置及びその製造方法
JPS60242643A (ja) 電子部品の配線
JPH02100340A (ja) 半導体装置の製造方法
JPH04171835A (ja) 樹脂封止型半導体装置
JP2001060568A (ja) 半導体装置の製造方法