JPS58155432A - マイクロコンピユ−タ用リセツト回路 - Google Patents
マイクロコンピユ−タ用リセツト回路Info
- Publication number
- JPS58155432A JPS58155432A JP57038437A JP3843782A JPS58155432A JP S58155432 A JPS58155432 A JP S58155432A JP 57038437 A JP57038437 A JP 57038437A JP 3843782 A JP3843782 A JP 3843782A JP S58155432 A JPS58155432 A JP S58155432A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reset
- microcomputer
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータに有用なリセット回路に
関するものであり、電圧の勇断およびゆるやかな電圧降
下およびその復旧時において確実にリセット信号を発生
し、マイクロコンピュータの誤動作を防止することを目
的とする。
関するものであり、電圧の勇断およびゆるやかな電圧降
下およびその復旧時において確実にリセット信号を発生
し、マイクロコンピュータの誤動作を防止することを目
的とする。
従来のマイクロコンピュータ用リセット回路を第１図、
第２図を用いて説明する。
第２図を用いて説明する。
第１図は、一般に広く用いられているマイクロコンピュ
ータシステムの構成を示す０１はリセット回路であり、
マイクロコンピュータ２に対してリセット信号６を発生
する拗きをもっている。５は電源回路であり、電源ライ
ン７を通じて各ブロックに電源を供給している。８はマ
イクロコンピュータ２のデータバスであり、メモリ３．
入出力装置４とデータの交換をするものである。第２図
は第１図に示すリセット回路１の具体的回路を示す。第
２図に示すように従来のリセット回路１は抵抗９とコン
デンサ１０から成る積分回路で構成されているために、
電源ライン７の電圧の急峻な立上りに対しては有効なり
セント信号を発生するが、ゆっくり上昇した場合あるい
はゆっくり降下した場合にはリセット信号を発生しない
ため、マイクロコンビーータが全く予定しない動作を実
行し、誤った出力を送出する場合があるという欠点があ
った。
ータシステムの構成を示す０１はリセット回路であり、
マイクロコンピュータ２に対してリセット信号６を発生
する拗きをもっている。５は電源回路であり、電源ライ
ン７を通じて各ブロックに電源を供給している。８はマ
イクロコンピュータ２のデータバスであり、メモリ３．
入出力装置４とデータの交換をするものである。第２図
は第１図に示すリセット回路１の具体的回路を示す。第
２図に示すように従来のリセット回路１は抵抗９とコン
デンサ１０から成る積分回路で構成されているために、
電源ライン７の電圧の急峻な立上りに対しては有効なり
セント信号を発生するが、ゆっくり上昇した場合あるい
はゆっくり降下した場合にはリセット信号を発生しない
ため、マイクロコンビーータが全く予定しない動作を実
行し、誤った出力を送出する場合があるという欠点があ
った。
本発明はこのような欠点を除去するものであり、電源電
圧の瞬時の上昇、降下、および長時間にわたる降下復旧
によっても確実にリセット信号を発生シ、マイクロコン
ピュータの誤動作を防止できるリセット回路を提供する
。
圧の瞬時の上昇、降下、および長時間にわたる降下復旧
によっても確実にリセット信号を発生シ、マイクロコン
ピュータの誤動作を防止できるリセット回路を提供する
。
以下、本発明の一実施例を第３図ないし第６図を用いて
説明する。
説明する。
第３図は本発明の一実施例であるリセット回路の回路図
である。ｚＤｌは電源電圧監視用のツェナーダイオード
であり、電源ライン７の電圧を監視し、基準電圧以上に
上昇したときツェナー電流１２を流す働きがある。Ｒ２
は抵抗、Ｃ１はコンデンサであり、抵抗Ｒ２とコンデン
サＣ１により積分回路を構成しているＯＤｌはダイオー
ドであり、電源ライン７の電圧が降下したときコンデン
サＣ１に蓄積された電荷を放電させるだめのものである
。Ｒ１は抵抗であシ、トランジスタＱ１のベースを接地
する役目をもっている。Ｒ３はトランジスタＱ１の負荷
抵抗であり、トランジスタＱ１に電源を供給している。
である。ｚＤｌは電源電圧監視用のツェナーダイオード
であり、電源ライン７の電圧を監視し、基準電圧以上に
上昇したときツェナー電流１２を流す働きがある。Ｒ２
は抵抗、Ｃ１はコンデンサであり、抵抗Ｒ２とコンデン
サＣ１により積分回路を構成しているＯＤｌはダイオー
ドであり、電源ライン７の電圧が降下したときコンデン
サＣ１に蓄積された電荷を放電させるだめのものである
。Ｒ１は抵抗であシ、トランジスタＱ１のベースを接地
する役目をもっている。Ｒ３はトランジスタＱ１の負荷
抵抗であり、トランジスタＱ１に電源を供給している。
１３はリセット電圧であり、この点の電圧は電源ライン
７の電圧がツェナーダイオードｚＤ１に定められた基準
電圧より低いときはツェナー電流１２は流れず、従って
トランジスタＱ１はカットオン状態となり、電源ライン
７の電圧に等しくなる。次に電源ライン７の電り高いと
きはツェナー電流１２が流れ、従って、トランジスタＱ
１はオン状態になり、リセット電圧１３はほぼＯボルト
に落ちつく。ＩＣ１，ＩＣ２はインバータであり、縦続
接続して抵抗Ｒ６で帰還することにより、抵抗Ｒ４と抵
抗Ｒ６の分割比で決まるしきい値をもったヒステリシス
バッファを構成している。リセット電圧１３はトランジ
スタＱ１の利得が小さいために完全なＯＮ、ＯＦＦ状態
にはならない。したがってインバータＩＣ１゜ＩＣ２１
ｉ抗Ｒ４、Ｒ５のヒステリシスバッファで波形整形して
インバータＩＣ３で信号を反転することによりリセット
信号６が得られる。
７の電圧がツェナーダイオードｚＤ１に定められた基準
電圧より低いときはツェナー電流１２は流れず、従って
トランジスタＱ１はカットオン状態となり、電源ライン
７の電圧に等しくなる。次に電源ライン７の電り高いと
きはツェナー電流１２が流れ、従って、トランジスタＱ
１はオン状態になり、リセット電圧１３はほぼＯボルト
に落ちつく。ＩＣ１，ＩＣ２はインバータであり、縦続
接続して抵抗Ｒ６で帰還することにより、抵抗Ｒ４と抵
抗Ｒ６の分割比で決まるしきい値をもったヒステリシス
バッファを構成している。リセット電圧１３はトランジ
スタＱ１の利得が小さいために完全なＯＮ、ＯＦＦ状態
にはならない。したがってインバータＩＣ１゜ＩＣ２１
ｉ抗Ｒ４、Ｒ５のヒステリシスバッファで波形整形して
インバータＩＣ３で信号を反転することによりリセット
信号６が得られる。
次にこの回路の動作を第４図、第５図を用いて説明する
。
。
まず、第４図を用いて電源ライン７の電圧７ａが急激に
上昇した場合と瞬断がおこった場合の動作について考え
る。第４図中のＡで示した範囲は電源電圧子ａが急激に
上昇した場合であり、Ｂで示した範囲が瞬断の場合であ
る。まず電源電圧７ａが急激に上昇したとき電源ライン
７の電圧７ａの急上昇によって積分電圧はゆっくり上昇
し、ツェナーダイオードＺＤ１の基準電圧１４を越えた
ところでツェナー電流１２が流れはじゆる。トランジス
タＱ１の出力であるリセット電圧１３はツェナー電流１
２そゼロであるときは、電源ライン７の電圧７ａと等し
くなるように上昇するが、ツェナー電流１２の増加につ
れてリセット電圧１３は降下する。このリセット電圧１
３の信号をしきい（［１５ｔ１６１＆：もったヒステリ
シスバッファで整形し反転してリセット信号６を得る。
上昇した場合と瞬断がおこった場合の動作について考え
る。第４図中のＡで示した範囲は電源電圧子ａが急激に
上昇した場合であり、Ｂで示した範囲が瞬断の場合であ
る。まず電源電圧７ａが急激に上昇したとき電源ライン
７の電圧７ａの急上昇によって積分電圧はゆっくり上昇
し、ツェナーダイオードＺＤ１の基準電圧１４を越えた
ところでツェナー電流１２が流れはじゆる。トランジス
タＱ１の出力であるリセット電圧１３はツェナー電流１
２そゼロであるときは、電源ライン７の電圧７ａと等し
くなるように上昇するが、ツェナー電流１２の増加につ
れてリセット電圧１３は降下する。このリセット電圧１
３の信号をしきい（［１５ｔ１６１＆：もったヒステリ
シスバッファで整形し反転してリセット信号６を得る。
ここでＣの期間がリセット期間である。
次に第４図のＢで示した瞬断の場合であるが電源電圧７
ａが断絶したときダイオードＤ１によってコンデンサＣ
１に蓄積された電荷が放電されるので再び電圧が上昇す
るときのようすは、すでにＡの範囲の説明で述べた動作
と同じであり、Ｄの範囲が瞬断の場合のリセット期間で
ある。
ａが断絶したときダイオードＤ１によってコンデンサＣ
１に蓄積された電荷が放電されるので再び電圧が上昇す
るときのようすは、すでにＡの範囲の説明で述べた動作
と同じであり、Ｄの範囲が瞬断の場合のリセット期間で
ある。
次に第６図に示すように電源ライン７の電圧７ａがゆっ
くり変化した場合について考える。電源電圧７ａがゆっ
くり変化した場合は抵抗Ｒ２とコンデンサＣ２から成る
積分回路は何ら意味をもたず積分電圧１１は電源電圧７
ａと同じである。
くり変化した場合について考える。電源電圧７ａがゆっ
くり変化した場合は抵抗Ｒ２とコンデンサＣ２から成る
積分回路は何ら意味をもたず積分電圧１１は電源電圧７
ａと同じである。
電源電圧７ａが基準電圧１４より降下したときはダイオ
ードＺＤ１のツェナー電流１２はゼロになり、トランジ
スタＱ１の出力であるリセット電圧１３はトランジスタ
Ｑ１に加えられている電圧に等しくなる。このリセット
電圧１３の信号をしきい値１ｉｓ 、 １ｅをもったヒ
ステリシスバッファで波形整形し、反転してリセット信
号６を得る。第５図においてＥの期間がリセット期間で
ある。
ードＺＤ１のツェナー電流１２はゼロになり、トランジ
スタＱ１の出力であるリセット電圧１３はトランジスタ
Ｑ１に加えられている電圧に等しくなる。このリセット
電圧１３の信号をしきい値１ｉｓ 、 １ｅをもったヒ
ステリシスバッファで波形整形し、反転してリセット信
号６を得る。第５図においてＥの期間がリセット期間で
ある。
以上のように本発明によれば、電源電圧の急激な立上り
、又は瞬断時、および電源電圧のゆるやかな降下又は上
昇時に確実にリセット信号を接続されるマイクロコンビ
ーータに送出することかできる。
、又は瞬断時、および電源電圧のゆるやかな降下又は上
昇時に確実にリセット信号を接続されるマイクロコンビ
ーータに送出することかできる。
第１図は従来のマイクロコンヒユー′タシステムのブロ
ック図、第２図は同システムのリセット回路の回路図、
第３図は本発明の一実施例であるマィクロコンピュータ
用のリセット回路の回路図、第４図、第５図は同回路の
各部入出力信号の波形図である。 １・・・・・・リセット回路、２・・・・・・マイクロ
コンピュータ、３・・・・・・メモリ、４・・・・・・
入出力装置、６・・・・・・電源回路、６・・・・・・
リセット信号、７・・・・・電源ライン、７ａ・・・・
・・電源電圧、８・・・・・・データバス、９・・・・
・・積分抵抗、１０・・・・・・積分コンデンサ、１１
・・・・・・積分電圧、１２・・・・・・ツェナー電流
、１３・・・・・・リセット電圧、１４・・・・・基準
電圧、１５・・・・・・しきい値、１６・・・・・・し
きい値、Ｒ１・・・・・・ベース接地抵抗、Ｒ２・・・
・・・積分用抵抗、Ｒ３・・・・・・負荷抵抗、Ｒ４・
・・・・・しきい値抵抗、Ｒ６・・・・・・帰還抵抗、
Ｒ６・・・・・・ツェナーダイオード制限抵抗、Ｃ１・
・・・・・積分用コンデンサ、ＺＤｌ・・・・・・ツェ
ナーダイオード、Ｄｌ・・・・・・ダイオード、Ｑｌ
・・−・・トランジスタ、Ｉｅｌ 、ＩＣ２、ＩＣ３・
・・・・・インバータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ７ ３図 Ｒｄ 膳 第４図 第５図 ／ ４ し−二一
ック図、第２図は同システムのリセット回路の回路図、
第３図は本発明の一実施例であるマィクロコンピュータ
用のリセット回路の回路図、第４図、第５図は同回路の
各部入出力信号の波形図である。 １・・・・・・リセット回路、２・・・・・・マイクロ
コンピュータ、３・・・・・・メモリ、４・・・・・・
入出力装置、６・・・・・・電源回路、６・・・・・・
リセット信号、７・・・・・電源ライン、７ａ・・・・
・・電源電圧、８・・・・・・データバス、９・・・・
・・積分抵抗、１０・・・・・・積分コンデンサ、１１
・・・・・・積分電圧、１２・・・・・・ツェナー電流
、１３・・・・・・リセット電圧、１４・・・・・基準
電圧、１５・・・・・・しきい値、１６・・・・・・し
きい値、Ｒ１・・・・・・ベース接地抵抗、Ｒ２・・・
・・・積分用抵抗、Ｒ３・・・・・・負荷抵抗、Ｒ４・
・・・・・しきい値抵抗、Ｒ６・・・・・・帰還抵抗、
Ｒ６・・・・・・ツェナーダイオード制限抵抗、Ｃ１・
・・・・・積分用コンデンサ、ＺＤｌ・・・・・・ツェ
ナーダイオード、Ｄｌ・・・・・・ダイオード、Ｑｌ
・・−・・トランジスタ、Ｉｅｌ 、ＩＣ２、ＩＣ３・
・・・・・インバータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ７ ３図 Ｒｄ 膳 第４図 第５図 ／ ４ し−二一
Claims (1)
- 接続されるマイクロコンビーータに供給される電源電圧
を監視し、前記電源電圧が予め設定された基準電圧以下
に低下した際、前記マイクロコンビーータにリセット信
号を送出することを特徴とスルマイクロコンピュータ用
リセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038437A JPS58155432A (ja) | 1982-03-11 | 1982-03-11 | マイクロコンピユ−タ用リセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57038437A JPS58155432A (ja) | 1982-03-11 | 1982-03-11 | マイクロコンピユ−タ用リセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58155432A true JPS58155432A (ja) | 1983-09-16 |
Family
ID=12525278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57038437A Pending JPS58155432A (ja) | 1982-03-11 | 1982-03-11 | マイクロコンピユ−タ用リセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58155432A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61249145A (ja) * | 1985-04-27 | 1986-11-06 | Sumitomo Electric Ind Ltd | マイコンの暴走防止方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513728A (ja) * | 1974-06-28 | 1976-01-13 | Yokogawa Electric Works Ltd | Risetsutoshingohatsuseikairo |
| JPS521027B2 (ja) * | 1974-01-31 | 1977-01-12 |
-
1982
- 1982-03-11 JP JP57038437A patent/JPS58155432A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS521027B2 (ja) * | 1974-01-31 | 1977-01-12 | ||
| JPS513728A (ja) * | 1974-06-28 | 1976-01-13 | Yokogawa Electric Works Ltd | Risetsutoshingohatsuseikairo |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61249145A (ja) * | 1985-04-27 | 1986-11-06 | Sumitomo Electric Ind Ltd | マイコンの暴走防止方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4513417A (en) | Automatic processor restart circuit | |
| JP2862591B2 (ja) | 突入電流防止回路 | |
| JPS58155432A (ja) | マイクロコンピユ−タ用リセツト回路 | |
| JPS58186858A (ja) | 電子計算モジユ−ルの監視回路装置 | |
| JPS63256015A (ja) | マイクロコンピユ−タのリセツト回路 | |
| JPH0143650Y2 (ja) | ||
| JPS6225794Y2 (ja) | ||
| KR920004986Y1 (ko) | 리세트 겸용 워치도그회로 | |
| JPH04418Y2 (ja) | ||
| KR0112449Y1 (ko) | 단말기의 에러 감시장치 | |
| JPS61101802A (ja) | 非常停止信号入力回路 | |
| JPS5844414Y2 (ja) | リセット回路 | |
| JPH0749422Y2 (ja) | 電圧監視回路 | |
| JPH028435Y2 (ja) | ||
| KR890004800Y1 (ko) | 마이콤의 오동작 방지회로 | |
| JPS63644A (ja) | ウオツチドツグタイマ回路 | |
| JPS5840637A (ja) | リセット回路 | |
| JPH0334689B2 (ja) | ||
| JPH073943B2 (ja) | 過電流保護回路 | |
| SU444174A1 (ru) | Импульсный стабилизатор напр жени | |
| SU877708A2 (ru) | Электронное реле (его варианты) | |
| JPH0536544U (ja) | マイクロコンピユータ制御装置 | |
| JPS62293409A (ja) | 安定化電源回路 | |
| JPH0578249B2 (ja) | ||
| JPH0576251B2 (ja) |