JPH0536544U - マイクロコンピユータ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロコンピュータの異常動作状態を検出
した場合に、このマイクロコンピュータの制御信号をフ
ェイルセーフ側に切換えて、負荷を制御する。 【構成】 ウオッチドッグ回路２は、マイクロコンピュ
ータ１が異常動作状態においてウオッチドッグパルスを
入力し、リセット信号を出力してマイクロコンピュータ
１をリセットする。フェイルセーフ回路３は、ウオッチ
ドッグ回路２のリセット信号に応じてフェイルセーフ信
号を出力する。信号切換え回路５は、信号正常化回路４
を介して入力したフェイルセーフ信号に応じて、マイク
ロコンピュータ１の制御信号をフェイルセーフ側に切換
えて、負荷６を制御する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、マイクロコンピュータを用いて各種負荷を制御するマイクロコンピ ュータ制御装置に係り、特にウオッチドッグ回路によってマイクロコンピュータ が異常動作状態になったことを検出し、このマイクロコンピュータを初期状態に リセットする技術の改良に関するものである。

【０００２】

【従来の技術】

従来、ウオッチドッグ回路によってマイクロコンピュータをリセットする技術 には、例えば、特開昭５７―２５００２号公報に係る技術などがある。これは、 マイクロコンピュータの異常動作状態をタイマが検出して、リセットすると共に 警報器を作動するものである。しかし、この従来の技術においては、マイクロコ ンピュータの異常動作状態が解除されない場合に、負荷の制御が不能となってし まう問題がある。 そこで、このような問題点を解消する従来の技術として、例えば、特開昭５８ ―１７８４５１号や実開昭６１―１６６０３号の各公報に係る技術も存在する。 前者の従来の技術は、マイクロコンピュータが異常動作状態になると、制御シ ステムの最低限の状態をバックアップするために、バックアップ回路の出力に切 換えるものである。 また、後者の従来の技術は、２つの関連するマイクロコンピュータを備え、一 方のマイクロコンピュータがウオッチドッグ回路によりリセットされた場合に、 他方のマイクロコンピュータからデータを再入力されて、制御を続行するもので ある。

【０００３】

【考案が解決しようとする課題】

しかしながら、これらの従来の技術は、マイクロコンピュータを用いた制御シ ステムの制御を維持するために、バックアップ回路や別異のコンピュータを必要 とし、構造が複雑化するという問題がある。 本考案は上記問題点に鑑み考案したものであり、マイクロコンピュータの異常 動作状態を検出した場合に、マイクロコンピュータの制御信号を単にフェイルセ ーフ側に切換えて負荷を制御する、簡易な構成のマイクロコンピュータ制御装置 を提供することを目的とする。

【０００４】

【課題を解決するための手段】

本考案は上記目的を達成するために、制御信号を出力して所定の負荷を制御す るマイクロコンピュータと、 前記マイクロコンピュータの異常動作状態を検出し、リセット信号を出力して 当該マイクロコンピュータをリセットするウオッチドッグ回路と、 前記ウオッチドッグ回路のリセット信号に応じて、フェイルセーフ信号を出力 するフェイルセーフ回路と、 前記フェイルセーフ回路のフェイルセーフ信号に応じて、前記マイクロコンピ ュータの制御信号をフェイルセーフ側に切換える信号切換え回路とを備えて、マ イクロコンピュータ制御装置を構成する。

【０００５】

【実施例】

本考案に係る好適な一実施例を、添付図面に基づき詳述する。 図１において、１はマイクロコンピュータ、２はウオッチドッグ回路、３はフ ェイルセーフ回路、４は信号正常化回路、５は信号切換え回路、６は各種の負荷 である。 マイクロコンピュータ１は、マイクロプロセッサと、ＲＯＭと、ＲＡＭと、入 出力インタフェース等を内蔵し、直流電源７から定電圧回路８を介して電力を供 給され、入力部９から信号を受けて負荷６を制御するために所定の制御プログラ ムの実行に基づき、制御出力端子Ｑから制御信号を出力する。

【０００６】 ウオッチドッグ回路２は、マイクロコンピュータ１のウオッチドッグ端子ＷＤ から出力されるウオッチドッグパルスの周期を観測し、この周期が許容範囲から 外れた時にマイクロコンピュータ１の異常状態が発生したと判定し、リセット出 力端子Ｒｏからリセット信号として、所定の周期とデューティ比から成るパルス 信号を出力する。ウオッチドッグ回路２のリセット出力端子Ｒｏは、マイクロコ ンピュータ１のリセット入力端子Ｒに接続している。

【０００７】 フェイルセーフ回路３は、ウオッチドッグ回路２のリセット信号に応じて、フ ェイルセーフ信号を出力する機能を有し、ＰＮＰ形のトランジスタ３ａとコンデ ンサ３ｂと逆流防止用ダイオード３ｃと４つの抵抗３ｄ〜３ｇで構成する。トラ ンジスタ３ａは、ベースがダイオード３ｃ，抵抗３ｄ及び抵抗３ｅを介して、ウ オッチドッグ回路２のリセット出力端子Ｒｏに接続し、エミッタが直流電源７の 正極の接続点Ａに接続すると共に抵抗３ｆを介してベースに接続し、コレクタが 抵抗３ｇを介してアースに接続している。抵抗３ｄと抵抗３ｅの接続点Ｃは、コ ンデンサ３ｂを介してアースに接続している。

【０００８】 信号正常化回路４は、図１で示すマイクロコンピュータ制御装置に直流電源７ を接続したときまたは電源スイッチ（図示せず）をＯＮした時点において、フェ イルセーフ回路３から信号切換え回路５に誤信号が出力することを防止する機能 を有し、第１のナンド回路４ａとコンデンサ４ｂと抵抗４ｃで構成する。第１の ナンド回路４ａは、一方の入力側がコンデンサ４ｂと抵抗４ｃで構成する積分回 路の接続点Ｂを介して直流電源７の正極の接続点Ａに接続し、他方の入力側がフ ェイルセーフ回路３におけるトランジスタ３ａのコレクタに接続している。

【０００９】 信号切換え回路５は、信号正常化回路４を介してフェイルセーフ回路３から入 力したフェイルセーフ信号に応じて、マイクロコンピュータ１の制御信号をフェ イルセーフ側に切換えて負荷６に出力する機能を有し、例えば、第２のナンド回 路５ａで構成する。第２のナンド回路５ａは、一方の入力側がマイクロコンピュ ータ１の制御出力端子Ｑに接続すると共に、抵抗１０を介して直流電源７の正極 の接続点Ａに接続し、他方の入力側が第１のナンド回路４ａの出力側に接続して いる。また、第２のナンド回路５ａは、出力側が負荷６に接続している。

【００１０】 次に、上記構成の作動を、図２で示す横軸を時間ｔ〔ｓｅｃ〕としたタイムチ ャートに基づき説明する。 図１で示すマイクロコンピュータ制御装置に、時点ｔ１〔ｓｅｃ〕において直 流電源７を接続すると、接続点Ａの電位ＶＡ〔ボルト〕は、電源電圧であるＶａ 〔ボルト〕に上昇する。ウオッチドッグ回路２は、この時点ｔ１〔ｓｅｃ〕から マイクロコンピュータ１の作動が安定するまでの所定の時間ｔ３〔ｓｅｃ〕にわ たり、リセット出力端子Ｒｏから「０」レベルのリセット信号を出力する。これ により、マイクロコンピュータ１は時間ｔ３〔ｓｅｃ〕にわたりリセットされ続 け、初期状態を保持する。また、フェイルセーフ回路３は、接続点Ｃの電位ＶＣ 〔ボルト〕が０〔ボルト〕であり、トランジスタ３ａがＯＮ状態にある。

【００１１】 マイクロコンピュータ１が正常動作する正常域ｔｘ、すなわち、後述する異常 域ｔｙでない時間帯において、時間ｔ３〔ｓｅｃ〕が経過すると、ウオッチドッ グ回路２はリセット出力端子Ｒｏの出力信号「１」レベルに反転する。すると、 マイクロコンピュータ１は所定の制御プログラムの実行を開始し、ウオッチドッ グ端子ＷＤから所定周期のウオッチドッグパルスを出力する。ウオッチドッグ回 路２は、このウオッチドッグパルスの周期を観測し、周期が許容範囲内であると 判定して、リセット出力端子Ｒｏの出力信号を「１」レベルで持続する。 このため、フェイルセーフ回路３は時間ｔ３〔ｓｅｃ〕が経過した時点におい て、抵抗３ｅとコンデンサ３ｂの充電回路が形成され、接続点Ｃの電位ＶＣ〔ボ ルト〕が徐々に上昇する。そして、トランジスタ３ａは時間ｔ４〔ｓｅｃ〕を経 過した時点において、接続点Ｃの電位ＶＣ〔ボルト〕がトランジスタ３ａの作動 の閾値電位Ｖｃ〔ボルト〕に到達することにより、ＯＦＦ作動する。

【００１２】 ところで、信号正常化回路４は、抵抗４ｃとコンデンサ４ｂで成る積分回路が 時点ｔ１〔ｓｅｃ〕から充電を開始する。そして、接続点Ｂの電位ＶＢ〔ボルト 〕が、第１のナンド回路４ａにおける「１」レベル信号の閾値電位Ｖｂ〔ボルト 〕に到達するまでの時間ｔ２〔ｓｅｃ〕にわたり、この第１のナンド回路４ａは 、フェイルセーブ回路３の出力いかんにかかわらず、「１」レベルの出力信号を 持続する。これにより、第１のナンド回路４ａは、直流電源７を接続した初期の 不安定なフェイルセーフ信号の伝送を阻止して、信号切換え回路５の誤動作を防 止する。 なお、この時間ｔ２〔ｓｅｃ〕は、上記時間ｔ３〔ｓｅｃ〕と時間ｔ４〔ｓｅ ｃ〕の和よりも長時間に設定している。

【００１３】 その後、マイクロコンピュータ１に異常動作状態が発生すると、マイクロコン ピュータ１はウオッチドッグ端子ＷＤから出力するウオッチドッグパルスの周期 が乱れたり全くとだえたりする異常な時間帯、すなわち、異常域ｔｙに到る。こ のため、ウオッチドッグ回路２はウオッチドッグパルスの周期が許容範囲外であ ると判定して、リセット出力端子Ｒｏから所定周期のリセットパルスで成るリセ ット信号を出力する。このリセットパルスは、例えば、「１」レベルの時間ｔ５ 〔ｓｅｃ〕が「０」レベルの時間ｔ６〔ｓｅｃ〕よりも長い、いわゆるオンデュ ーティの大きいパルス信号で成る。そして、ウオッチドッグ回路２は、マイクロ コンピュータ１から正常な所定の周期のウオッチドッグパルスを入力するまで、 リセットパルスで成るリセット信号を出力し続け、当該マイクロコンピュータ１ を初期状態にリセットする。

【００１４】 フェイルセーフ回路３は、コンデンサ３ｂと抵抗３ｄ及び抵抗３ｅから成る充 放電回路の充放電作用に基づき、接続点Ｃの電位ＶＣ〔ボルト〕が変化する。コ ンデンサ３ｂと抵抗３ｅから成る充電回路は、上記リセットパルスにおける「１ 」レベルの時間ｔ５〔ｓｅｃ〕において、接続点Ｃの電位ＶＣ〔ボルト〕がトラ ンジスタ３ａの作動の閾値電位Ｖｃ〔ボルト〕まで上昇不能な時定数に設定して いる。また、コンデンサ３ｂと抵抗３ｄから成る放電回路は、上記リセットパル スにおける「０」レベルの時間ｔ６〔ｓｅｃ〕において、放電が完了可能な時定 数に設定している。 このため、フェイルセーフ回路３は、ウオッチドッグ回路２からリセットパル スで成るリセット信号を入力している状態において、トランジスタ３ａがＯＮな ので、「１」レベルのフェイルセーフ信号を第１のナンド回路４ａに出力する。

【００１５】 これにより、信号正常化回路４の第１のナンド回路４ａは、「０」レベルに反 転した信号を第２のナンド回路５ａに出力する。信号切換え回路５の第２のナン ド回路５ａは、一方の入力信号が「０」レベルなので、マイクロコンピュータ１ の制御信号いかんにかかわらず、フェイルセーフ回路３のフェイルセーフ信号と 同じ「１」レベル信号を出力して、負荷６をフェイルセーフ側に切換える。

【００１６】 その後、マイクロコンピュータ１が正常動作に回復した正常域ｔｘに到ると、 マイクロコンピュータ１はウオッチドッグ端子ＷＤから正常な所定周期のウオッ チドッグパルスを出力する。ウオッチドッグ回路２は、ウオッチドッグパルスの 周期が許容範囲内に回復したと判定し、リセット出力端子Ｒｏから「１」レベル 信号を出力する。このため、フェイルセーフ回路３は、接続点Ｃの電位ＶＣ〔ボ ルト〕が上昇するのでトランジスタ３ａがＯＦＦ作動することにより、「０」レ ベル信号を出力する。そして、第１のナンド回路４ａは「１」レベル信号を出力 する。 従って、信号切換え回路５の第２のナンド回路５ａは、マイクロコンピュータ １の制御信号と同一信号を出力して、負荷６を制御する。

【００１７】 なお、ウオッチドッグ回路２はウオッチドッグパルスの周期を観測する構成に 限定するものではなく、例えば、パルス数をカウントする構成でもよい。 また、フェイルセーフ回路３は、負荷６の種類に対応したフェイルセーフ信号 を出力する構成であればよく、例えば、負荷６が自動車用ヘッドライトやワイパ の場合には、このヘッドライトやワイパをＯＮ作動することがフェイルセーフ側 であり、ＯＮ作動させるフェイルセーフ信号を出力すればよい。 更に、信号切換え回路５はナンド回路の構成に限定するものではなく、フェイ ルセーフ信号に応じてマイクロコンピュータ１の制御信号をフェイルセーフ側に 切換える構成であればよい。

【００１８】

【考案の効果】 以上詳述したように本考案の構成によれば、マイクロコンピュータの異常動作 状態を検出した場合に、このマイクロコンピュータの制御信号を単にフェイルセ ーフ側に切換えて負荷を制御する、簡易な構成のマイクロコンピュータ制御装置 を提供することができる。

【図面の簡単な説明】

【図１】本考案に係る一実施例を示す電気回路図であ
る。

【図２】図１の構成の作動を説明するタイムチャートで
ある。

【符号の説明】

１ マイクロコンピュータ ２ ウオッチング回路 ３ フェイルセーフ回路 ４ 信号正常化回路 ５ 信号切換え回路 ６ 負荷

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 制御信号を出力して所定の負荷を制御す
   るマイクロコンピュータと、 前記マイクロコンピュータの異常動作状態を検出し、リ
   セット信号を出力して当該マイクロコンピュータをリセ
   ットするウオッチドッグ回路と、 前記ウオッチドッグ回路のリセット信号に応じて、フェ
   イルセーフ信号を出力するフェイルセーフ回路と、 前記フェイルセーフ回路のフェイルセーフ信号に応じ
   て、前記マイクロコンピュータの制御信号をフェイルセ
   ーフ側に切換える信号切換え回路とを備えたことを特徴
   とするマイクロコンピュータ制御装置。