JP2019106851A - ディジタル形保護継電器の電源シーケンス制御装置 - Google Patents
ディジタル形保護継電器の電源シーケンス制御装置 Download PDFInfo
- Publication number
- JP2019106851A JP2019106851A JP2018136323A JP2018136323A JP2019106851A JP 2019106851 A JP2019106851 A JP 2019106851A JP 2018136323 A JP2018136323 A JP 2018136323A JP 2018136323 A JP2018136323 A JP 2018136323A JP 2019106851 A JP2019106851 A JP 2019106851A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- voltage
- control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
制御電源の電圧を第1の電源回路によって所定電圧に変換し、第1の電源供給用スイッチング素子を介してディジタル回路に供給する第1の電源供給ラインを有したディジタル形保護継電器において、
前記第1の電源回路と第1の電源供給用スイッチング素子を結ぶ電路を、前記制御電源の電圧が第1の設定電圧以上のとき起動する電源であり、第1のシーケンス制御回路を駆動するための第1のシーケンス制御回路用電源とし、前記第1の電源供給用スイッチング素子と前記ディジタル回路を結ぶ電路を、ディジタル回路を駆動するための第1のディジタル回路用電源とし、
前記第1のシーケンス制御回路は、
前記制御電源の電圧を検出し、該検出電圧が前記第1の設定電圧よりも高い第2の設定電圧未満であるときに電源電圧低下検出信号を発する制御電源電圧検出部と、
前記制御電源電圧検出部から発せられた電源電圧低下検出信号をラッチする第1のラッチ回路と、
前記第1のラッチ回路によりラッチされた前記電源電圧低下検出信号か、又は異常検出信号が入力されたとき、リセットパルスを所定時間出力して前記第1の電源供給用スイッチング素子をオフさせる第1のオフ制御回路と、
前記電源電圧低下検出信号が発せられてから、前記制御電源が第2の設定電圧以上になるまでの期間、前記第1の電源供給用スイッチング素子をオフさせる第2のオフ制御回路と、
前記第1のオフ制御回路から出力されるリセットパルスの終了を検出する第2のラッチ回路を有し、該リセットパルスの終了後に前記電源電圧低下検出信号が発せられているときは、前記第1の電源供給用スイッチング素子のオフを維持させる第3のオフ制御回路と、
前記制御電源の電圧が第1の設定電圧未満となって第1のシーケンス制御回路用電源がオフとなったとき、前記第1のオフ制御回路の動作をリセットし、前記制御電源の電圧が前記第1の設定電圧以上となったとき、前記第2のオフ制御回路の動作をリセットする第1のリセット回路と、
前記第2のラッチ回路がリセットパルスの終了を検出し、前記電源電圧低下検出信号が発せられておらず、且つ前記制御電源の電圧が第1の設定電圧以上であるときに前記第1のラッチ回路および第2のラッチ回路をリセットする第2のリセット回路と、を備えたことを特徴とする。
前記制御電源の電圧を第2の電源回路によって所定電圧に変換し、第2の電源供給用スイッチング素子を介して前記ディジタル回路の伝送信号回路に供給する第2の電源供給ラインを設け、
前記第2の電源回路と第2の電源供給用スイッチング素子を結ぶ電路を、前記制御電源の電圧が第1の設定電圧以上のとき起動する電源であり、第2のシーケンス制御回路を駆動するための第2のシーケンス制御回路用電源とし、前記第2の電源供給用スイッチング素子と前記ディジタル回路の伝送信号回路を結ぶ電路を、ディジタル回路を駆動するための第2のディジタル回路用電源とし、
前記第2のシーケンス制御回路を、前記制御電源が第1の設定電圧を超えてから所定時間経過後に第2の電源供給用スイッチング素子をオン制御し、前記制御電源が第2の設定電圧未満となったとき第2の電源供給用スイッチング素子をオフ制御する回路で構成し、
前記第1のシーケンス制御回路用電源によって駆動する発光素子と、前記第2のディジタル回路用電源が印加され、前記発光素子の発光を受光する受光素子を有し、前記受光素子の電源印加点の電位を、電源の異常検出信号として用いる電源監視回路を設けたことを特徴とする。
前記第1のラッチ回路によりラッチされた電源電圧低下検出信号の、前記第1のオフ制御回路への入力を所定時間遅延させるディレイ回路を備えたことを特徴とする。
前記第1のリセット回路は、前記制御電源の電圧を検出し、該検出電圧が、第1の設定電圧未満のときローレベル(L)信号を、第1の設定電圧以上のときハイレベル(H)信号を各々出力するレベル検出ICを備え、
前記第2のオフ制御回路は、前記電源電圧低下検出信号を反転させた信号と前記レベル検出ICの出力信号との論理積をとるAND回路と、前記AND回路の出力を設定時間遅延させる遅延回路と、前記遅延回路の出力をクロック入力とし、前記レベル検出ICの出力をクリア入力とし、ローレベル(L)出力により前記第1の電源供給用スイッチング素子をオフさせ、ハイレベル(H)出力により前記第1の電源供給用スイッチング素子のオンを可能とする第3のラッチ回路と、を備えたことを特徴とする。
(2)請求項2に記載の発明によれば、2系統の電源をシーケンス制御する構成であるので、制御電源の立ち上がり時、立ち下がり時でも、誤検出なく電源監視を行うことができる。
(3)請求項3に記載の発明によれば、制御電源の電圧低下が検出されてから第1の電源供給用スイッチング素子がオフ制御されるまでの間に遅延時間を設けているので、その遅延時間によりCPU側でデータを退避させる処理を行うことができる。
(4)請求項4に記載の発明によれば、制御電源の入り切りを短時間で繰り返すことにより、先に制御電源が立ち上がり、その後に第1のシーケンス制御回路用電源が起動するような特殊な場合であっても、第2のオフ制御回路における第3のラッチ回路のクロック入力が遅延回路によって設定時間遅延されるので、第1のリセット回路であるレベル検出ICから第3のラッチ回路へのクリア入力が遅れる(第2のオフ制御回路のリセット動作が遅れる)ことはない。このため、必ず第3のラッチ回路のリセット後に遅延回路を経てクロック入力が入り、第3のラッチ回路はクロック入力をラッチしてハイ(H)レベルを出力し、これによって問題なく第1の電源供給用スイッチング素子のオンを可能とすることができる。
制御電源(110V)の低下検出エッジで、検出イベントをラッチする。電圧低下が1度でも発生した場合、必ずリセット(B電源VCC_Bの3.3V遮断)するための回路。また、短い時間に電圧が検出レベル付近をばたついた場合でも、リセットを1度発生させるまでは、検出を受け付けなくすることで、リセットの安定動作を図る。
1秒リセットパルス回路15からの1秒パルス(1秒リセット)のエンドエッジを検出してラッチする。NAND回路23を介してラッチ回路12(1)をクリアして、次の低下検出に備える。また、NAND回路22における電源電圧低下検出信号とのNANDにより、1秒パルス終了時の制御電源状態を判定し、復電していない場合はB電源VCC_B供給用のFET201をOFFのままとする。
制御電源が72Vに上昇するまでは、B電源VCC_B供給用のFET201をロックする回路(制御電源が低い電圧では、VCC3.3V回路をONしない目的)。制御電源投入後に起動し、その後は、制御電源が低下し、A電源VCC_Aがなくなるまではラッチを保持している。
入力トリガエッジによるワンショットタイマー回路。電源電圧低下検出をディレイ回路13を経由して受け付け、1秒間のパルスを生成する。このパルスにより前記FET201を1秒間遮断する。
11、31、51…フォトカプラ
12、16、18…ラッチ回路
13…ディレイ回路
14…OR回路
15…1秒リセットパルス回路
17、52…NOT回路
21〜24…NAND回路
60…クロック補償回路
61…AND回路
62…抵抗
63…コンデンサ
101、102…電源回路
201、202…FET
Claims (4)
- 制御電源の電圧を第1の電源回路によって所定電圧に変換し、第1の電源供給用スイッチング素子を介してディジタル回路に供給する第1の電源供給ラインを有したディジタル形保護継電器において、
前記第1の電源回路と第1の電源供給用スイッチング素子を結ぶ電路を、前記制御電源の電圧が第1の設定電圧以上のとき起動する電源であり、第1のシーケンス制御回路を駆動するための第1のシーケンス制御回路用電源とし、前記第1の電源供給用スイッチング素子と前記ディジタル回路を結ぶ電路を、ディジタル回路を駆動するための第1のディジタル回路用電源とし、
前記第1のシーケンス制御回路は、
前記制御電源の電圧を検出し、該検出電圧が前記第1の設定電圧よりも高い第2の設定電圧未満であるときに電源電圧低下検出信号を発する制御電源電圧検出部と、
前記制御電源電圧検出部から発せられた電源電圧低下検出信号をラッチする第1のラッチ回路と、
前記第1のラッチ回路によりラッチされた前記電源電圧低下検出信号か、又は異常検出信号が入力されたとき、リセットパルスを所定時間出力して前記第1の電源供給用スイッチング素子をオフさせる第1のオフ制御回路と、
前記電源電圧低下検出信号が発せられてから、前記制御電源が第2の設定電圧以上になるまでの期間、前記第1の電源供給用スイッチング素子をオフさせる第2のオフ制御回路と、
前記第1のオフ制御回路から出力されるリセットパルスの終了を検出する第2のラッチ回路を有し、該リセットパルスの終了後に前記電源電圧低下検出信号が発せられているときは、前記第1の電源供給用スイッチング素子のオフを維持させる第3のオフ制御回路と、
前記制御電源の電圧が前記第1の設定電圧未満となって第1のシーケンス制御回路用電源がオフとなったとき、前記第1のオフ制御回路の動作をリセットし、前記制御電源の電圧が前記第1の設定電圧以上となったとき、前記第2のオフ制御回路の動作をリセットする第1のリセット回路と、
前記第2のラッチ回路がリセットパルスの終了を検出し、前記電源電圧低下検出信号が発せられておらず、且つ前記制御電源の電圧が第1の設定電圧以上であるときに前記第1のラッチ回路および第2のラッチ回路をリセットする第2のリセット回路と、を備えたことを特徴とするディジタル形保護継電器の電源シーケンス制御装置。 - 前記制御電源の電圧を第2の電源回路によって所定電圧に変換し、第2の電源供給用スイッチング素子を介して前記ディジタル回路の伝送信号回路に供給する第2の電源供給ラインを設け、
前記第2の電源回路と第2の電源供給用スイッチング素子を結ぶ電路を、前記制御電源の電圧が第1の設定電圧以上のとき起動する電源であり、第2のシーケンス制御回路を駆動するための第2のシーケンス制御回路用電源とし、前記第2の電源供給用スイッチング素子と前記ディジタル回路の伝送信号回路を結ぶ電路を、ディジタル回路を駆動するための第2のディジタル回路用電源とし、
前記第2のシーケンス制御回路を、前記制御電源が第1の設定電圧を超えてから所定時間経過後に第2の電源供給用スイッチング素子をオン制御し、前記制御電源が第2の設定電圧未満となったとき第2の電源供給用スイッチング素子をオフ制御する回路で構成し、
前記第1のシーケンス制御回路用電源によって駆動する発光素子と、前記第2のディジタル回路用電源が印加され、前記発光素子の発光を受光する受光素子を有し、前記受光素子の電源印加点の電位を、電源の異常検出信号として用いる電源監視回路を設けたことを特徴とする請求項1に記載のディジタル形保護継電器の電源シーケンス制御装置。 - 前記第1のラッチ回路によりラッチされた電源電圧低下検出信号の、前記第1のオフ制御回路への入力を所定時間遅延させるディレイ回路を備えたことを特徴とする請求項1又は2に記載のディジタル形保護継電器の電源シーケンス制御装置。
- 前記第1のリセット回路は、前記制御電源の電圧を検出し、該検出電圧が、第1の設定電圧未満のときローレベル(L)信号を、第1の設定電圧以上のときハイレベル(H)信号を各々出力するレベル検出ICを備え、
前記第2のオフ制御回路は、前記電源電圧低下検出信号を反転させた信号と前記レベル検出ICの出力信号との論理積をとるAND回路と、前記AND回路の出力を設定時間遅延させる遅延回路と、前記遅延回路の出力をクロック入力とし、前記レベル検出ICの出力をクリア入力とし、ローレベル(L)出力により前記第1の電源供給用スイッチング素子をオフさせ、ハイレベル(H)出力により前記第1の電源供給用スイッチング素子のオンを可能とする第3のラッチ回路と、を備えたことを特徴とする請求項1ないし3のいずれか1項に記載のディジタル形保護継電器の電源シーケンス制御装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017235670 | 2017-12-08 | ||
JP2017235670 | 2017-12-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019106851A true JP2019106851A (ja) | 2019-06-27 |
JP7001011B2 JP7001011B2 (ja) | 2022-01-19 |
Family
ID=67062103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018136323A Active JP7001011B2 (ja) | 2017-12-08 | 2018-07-20 | ディジタル形保護継電器の電源シーケンス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7001011B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021058068A (ja) * | 2019-10-02 | 2021-04-08 | ローム株式会社 | 半導体装置及び電子機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4260907A (en) | 1979-06-12 | 1981-04-07 | Telex Computer Products, Inc. | Power-on-reset circuit with power fail detection |
JP2001037073A (ja) | 1999-07-26 | 2001-02-09 | Fuji Electric Co Ltd | 保護継電装置 |
JP2005151704A (ja) | 2003-11-17 | 2005-06-09 | Meidensha Corp | ディジタル形保護継電装置 |
JP2010218406A (ja) | 2009-03-18 | 2010-09-30 | Murata Machinery Ltd | 電子機器 |
JP2018078663A (ja) | 2016-11-07 | 2018-05-17 | 株式会社明電舎 | 保護継電器装置のリセット回路 |
-
2018
- 2018-07-20 JP JP2018136323A patent/JP7001011B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021058068A (ja) * | 2019-10-02 | 2021-04-08 | ローム株式会社 | 半導体装置及び電子機器 |
JP7314010B2 (ja) | 2019-10-02 | 2023-07-25 | ローム株式会社 | 半導体装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP7001011B2 (ja) | 2022-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5172012A (en) | Power-on clearing circuit in semiconductor IC | |
CN107272856B (zh) | 低功率复位电路 | |
US7839026B2 (en) | Power discharge control system | |
TWI407657B (zh) | 過電流保護電路 | |
US9612644B2 (en) | Semiconductor device with power on reset circuitry | |
JPH10511492A (ja) | パワーダウンリセット回路 | |
JP3581610B2 (ja) | ラッチ回路 | |
JP2010218406A (ja) | 電子機器 | |
JPWO2018181815A1 (ja) | 負荷駆動装置 | |
US10771054B2 (en) | Control circuit for solid state power controller | |
US6281723B1 (en) | Device and method for power-on/power-off checking of an integrated circuit | |
JP2019106851A (ja) | ディジタル形保護継電器の電源シーケンス制御装置 | |
US9563493B2 (en) | Load-control backup signal generation circuit | |
US9442545B2 (en) | Server system and controlling method for operation timing after being powered up | |
US10928872B2 (en) | Electronic control device | |
KR101822241B1 (ko) | 전원 제어 시스템 | |
JP2007306351A (ja) | パワーオンリセット回路 | |
JP4438535B2 (ja) | 電圧検出器 | |
JP2015225360A (ja) | ウオッチドッグタイマ装置 | |
JP5703657B2 (ja) | 電圧検出器及び電圧検出方法 | |
CN109995358B (zh) | 状态保持与清除电路以及工作电路 | |
JP2013099202A (ja) | 過電流遮断制御回路 | |
US20220231529A1 (en) | CHARGE AND DISCHARGE CONTROL CIRCUIT FOR CONTROLLING CHARGE AND DISCHARGE OF SECONDARY BATTERY CONNECTED BETWEEN POSITIVE AND NEGATIVE ELECTRODE POWER SUPPLY TERMINALS (as amended) | |
JP6952820B2 (ja) | 電源遮断起動制御装置 | |
JP2585111B2 (ja) | パワーオンリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7001011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |