JP7314010B2 - 半導体装置及び電子機器 - Google Patents

Description

本発明は、半導体装置及び電子機器に関する。

ノート型パーソナルコンピュータ等の電子機器においては、駆動源であるバッテリが着脱可能となっていることが多い。但し、バッテリは故障等の発生を除けば常に電子機器に装着され続けるものであり、故に、製造工程でバッテリが装着された後はバッテリが常に装着されていることを前提にして電子機器が設計されることが多い。

特開２０１８－１３００１６号公報

上記の前提からすればバッテリが未装着となることは一種の異常（電源消失異常）である、と言える。異常の発生時には、異常の発生を検出し、検出異常に対応した異常対応処理を行うことが求められる。しかしながら、駆動源であるバッテリが未装着となると電子機器内の各回路が動作を停止するため、バッテリが未装着となったという異常の発生を検知できない。検知できたとしても、異常対応処理を担うべき回路が動作を停止しておれば、検知の結果が無駄に終わる。

本発明は、電圧源からの電圧供給が途絶える異常の発生に対し必要な対応を可能とする半導体装置及び電子機器を提供することを目的とする。

本発明に係る半導体装置は、第１電圧源からの第１入力電圧の供給を受けるべき第１電圧入力端子と、第２電圧源からの第２入力電圧の供給を受けるべき第２電圧入力端子と、前記第１入力電圧が前記第１電圧入力端子に供給されているときに、前記第１入力電圧に基づき所定の内部電源電圧を生成する内部電源回路と、前記内部電源電圧に基づく、又は、前記第２電圧入力端子に加わる前記第２入力電圧に基づく、特定電源電圧が加わる特定電圧出力端子と、前記内部電源電圧に基づいて動作する第１回路と、前記特定電源電圧に基づいて動作する第２回路と、を備え、前記第２回路は、所定の異常の有無を検出する異常検出回路と、前記異常が検出されたときに異常情報を保持する異常情報保持回路を有し、前記所定の異常は、前記第１電圧入力端子に対する前記第１入力電圧の供給が途絶える電源消失異常を含み、前記異常情報保持回路は、前記電源消失異常が検出されたとき、前記第２入力電圧に基づく前記特定電源電圧を用い、前記異常情報として電源消失異常情報を保持する構成（第１の構成）である。

上記第１の構成に係る半導体装置において、前記第１回路は、当該半導体装置に接続される外部制御回路と通信する通信回路を有し、前記電源消失異常の検出後、前記電源消失異常が解消すると、前記外部制御回路に対し前記異常情報保持回路に保持された前記異常情報を送信可能である構成（第２の構成）であっても良い。

上記第１又は第２の構成に係る半導体装置において、当該半導体装置の外部に設けられる計時回路が前記特定電圧出力端子に対して接続され、前記特定電源電圧は前記計時回路に対する電源電圧として前記特定電圧出力端子から出力される構成（第３の構成）であっても良い。

上記第１～第３の構成の何れかに係る半導体装置において、前記所定の異常は、当該半導体装置の温度又は当該半導体装置を搭載した電子機器の温度に関する温度異常を含み、前記異常情報保持回路は、前記第１電圧入力端子に対する前記第１入力電圧の供給有無に依らず、前記温度異常が検出されると前記異常情報として温度異常情報を保持する構成（第４の構成）であっても良い。

上記第１～第４の構成の何れかに係る半導体装置において、前記第１電圧入力端子に対して前記第１入力電圧が供給されているときには前記内部電源電圧に基づいて前記特定電源電圧を生成し、前記第１電圧入力端子に対する前記第１入力電圧の供給が途絶えているときには前記第２入力電圧に基づいて前記特定電源電圧を生成する特定電源電圧生成回路を備える構成（第５の構成）であっても良い。

上記第２の構成に係る半導体装置において、前記第１回路は、前記外部制御回路からの信号に基づき、当該半導体装置に接続されるスイッチング素子をオン又はオフとする構成（第６の構成）であっても良い。

上記第１～第６の構成の何れかに係る半導体装置において、前記第１電圧源は充放電が可能なバッテリである構成（第７の構成）であっても良い。

上記第７の構成に係る半導体装置において、前記第２電圧源は前記第１電圧源よりも容量の小さい一次電池である構成（第８の構成）であっても良い。

本発明に係る電子機器は、上記第１～第８の構成の何れかに係る半導体装置を備えた構成（第９の構成）である。

本発明に係る他の電子機器は、上記第２又は第６の構成に係る半導体装置と、前記半導体装置に接続される外部制御回路と、備えた構成（第１０の構成）である。

本発明によれば、電圧源からの電圧供給が途絶える異常の発生に対し必要な対応を可能とする半導体装置及び電子機器を提供することが可能となる。

本発明の実施形態に係る電子機器用の半導体回路システムの概略全体構成図である。 本発明の実施形態に係り、半導体回路システムが電子機器に搭載される様子を示した図である。 本発明の実施形態に係る電子機器の外観斜視図である。 本発明の実施形態に係る半導体装置の外観斜視図である。 本発明の実施形態に係り、２つのラッチ回路の具体的な構成例を示す図である。 本発明の実施形態に属する第１実施例に係り、半導体装置のタイミングチャートである。 本発明の実施形態に属する第２実施例に係り、半導体装置のタイミングチャートである。

以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“ＴＭ７”によって参照される異常検出用端子は（図１参照）、異常検出用端子ＴＭ７と表記されることもあるし、端子ＴＭ７と略記されることもあり得るが、それらは全て同じものを指す。

まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する導電部を指す又は０Ｖの電位そのものを指す。０Ｖの電位をグランド電位と称することもある。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。

ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解して良い。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。オン状態、オフ状態は、単に、オン、オフと表現されることもある。

図１は、本発明の実施形態に係る電子機器用の半導体回路システムＳＹＳの概略全体構成図である。図２に示す如く半導体回路システムＳＹＳは電子機器ＥＥに搭載される。図３に電子機器ＥＥの外観の一例を示す。図３に示される電子機器ＥＥはノート型のパーソナルコンピュータであるが、半導体回路システムＳＹＳが搭載される電子機器ＥＥの種類は任意である。例えば、電子機器ＥＥは、スマートホンやタブレットのような情報端末、ゲーム機器、デジタルビデオカメラ、デジタルスチルカメラ、カーナビゲーションシステムやドライブレコーダ等の車載機器であって良い。

図１の半導体回路システムＳＹＳは、半導体装置１と、第１電圧源であるバッテリ１０１と、第２電圧源であるコイン型電池１０２と、抵抗１０３～１０５と、コンデンサ１０６及び１０７と、サーミスタ１０８と、上位制御回路１２０と、計時回路１３０と、複数のスイッチング素子１４１から成るスイッチングブロック１４０と、備える。

図４に半導体装置１の外観を示す。半導体装置１は、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品である。半導体装置１の筐体に複数の外部端子が露出して設けられており、その複数の外部端子には、図１に示される電圧入力端子ＴＭ１（第１電圧入力端子）、電圧入力端子ＴＭ２（第２電圧入力端子）、電圧出力端子ＴＭ３（特定電圧出力端子）、通信用端子群ＴＭ４、スイッチング用端子群ＴＭ５、異常検出用端子ＴＭ６、異常検出用端子ＴＭ７、及び、容量接続端子ＴＭ８が含まれる。これら以外の端子も、上記複数の外部端子に含まれうる。図４に示される半導体装置１の外部端子の数及び半導体装置１の外観は例示に過ぎず、半導体装置１の筐体の種類は任意である。尚、通信用端子群ＴＭ４及びスイッチング用端子群ＴＭ５は、夫々に、２以上の外部端子から成る。

バッテリ１０１は、電子機器ＥＥの駆動用の主電源であり、充電及び放電が可能な二次電池である。例えば、電子機器ＥＥは所定の直流電圧（例えばＡＣアダプタからの直流電圧）を受けるための外部電圧入力端子を有しており、その外部電圧入力端子に所定の直流電圧が入力されているとき、電子機器ＥＥに設けられた図示されない充電回路は、その直流電圧に基づいてバッテリ１０１を充電する。半導体回路システムＳＹＳ内の各回路は、外部電圧入力端子に直流電圧が入力されているとき、その直流電圧に基づいて駆動することがあっても良いが、以下では、外部電圧入力端子に直流電圧が入力されていないものとする。

バッテリ１０１の負側端子（負極）はグランドに接続され、バッテリ１０１はグランドの電位を基準に自身の正側端子（正極）から直流の電圧ＶＢＡＴを出力する。バッテリ１０１の出力電圧ＶＢＡＴは、例えば９Ｖ～２０Ｖの範囲内の電圧値を有する。

コイン型電池１０２は、主に計時回路１３０の駆動用の電源として機能する一次電池である。コイン型電池１０２の容量はバッテリ１０１の容量よりも小さい。バッテリ１０１又はコイン型電池１０２の容量とは、Ａｈ（アンペアアワー）又はｍＡｈ（ミリアンペアアワー）を単位とする電池の容量を指す。コイン型電池１０２の負側端子（負極）はグランドに接続され、コイン型電池１０２はグランドの電位を基準に自身の正側端子（正極）から直流の電圧ＶＣＯＩＮを出力する。コイン型電池１０２の出力電圧ＶＣＯＩＮは例えば３．０Ｖである。

バッテリ１０１は電子機器ＥＥに対し着脱可能な形態で電子機器ＥＥに搭載される。バッテリ１０１が電子機器ＥＥに装着されている状態（以下、バッテリ装着状態と称する）においては、バッテリ１０１の負側端子（負極）がグランドに接続される一方でバッテリ１０１の正側端子（正極）はノードＮＤ１に接続される。故に、バッテリ装着状態においては、グランドの電位を基準にノードＮＤ１に対してバッテリ１０１の出力電圧ＶＢＡＴが加わる。

一方、バッテリ１０１が電子機器ＥＥに対して装着されていない状態（以下、非バッテリ装着状態と称する）においては、当然、ノードＮＤ１に電圧ＶＢＡＴが加わらない。また、後述されるよう、ノードＮＤ１は抵抗１０３及び１０４の直列回路を介してグランドに接続されている。このため、非バッテリ装着状態においてノードＮＤ１の電位はゼロとなる（即ちグランド電位と一致する）。

半導体装置１と半導体装置１に外部接続される部品との接続関係を説明する。ノードＮＤ１は抵抗１０３の一端に接続され、抵抗１０３の他端は抵抗１０４を介してグランドに接続される。抵抗１０３及び１０４間の接続ノードＮＤ２は異常検出用端子ＴＭ６に接続される。また、ノードＮＤ１は抵抗１０５の一端に接続され、抵抗１０５の他端は電圧入力端子ＴＭ１に接続されると共にコンデンサ１０６を介してグランドに接続される。

電圧入力端子ＴＭ１に加わる電圧（換言すれば、電圧入力端子ＴＭ１に供給される電圧）を入力電圧ＶＳ１と称する。抵抗１０５及びコンデンサ１０６は、バッテリ装着状態においてバッテリ１０１の出力電圧ＶＢＡＴに含まれうる交流成分を低減して入力電圧ＶＳ１を生成するローパスフィルタを形成する。但し、このローパスフィルタは必須ではない。入力電圧ＶＳ１は、バッテリ装着状態においてバッテリ１０１の出力電圧ＶＢＡＴと一致し（但し上記交流成分を無視）、非バッテリ装着状態においてゼロとなる。即ち、バッテリ装着状態は、バッテリ１０１からの入力電圧（ＶＳ１、ＶＢＡＴ）が電圧入力端子ＴＭ１に供給されている状態に相当し、非バッテリ装着状態は、バッテリ１０１からの入力電圧（ＶＳ１、ＶＢＡＴ）の電圧入力端子ＴＭ１への供給が途絶えている状態に相当する。

コイン型電池１０２の正側端子（正極）は電圧入力端子ＴＭ２に接続される。電圧入力端子ＴＭ２に加わる電圧（換言すれば、電圧入力端子ＴＭ２に供給される電圧）を入力電圧ＶＳ２と称する。コイン型電池１０２は電子機器ＥＥに対し着脱不能な形態で電子機器ＥＥに搭載されている。このため、入力電圧ＶＳ２は常にコイン型電池１０２の出力電圧ＶＣＯＩＮと一致する。

異常検出用端子ＴＭ７はサーミスタ１０８の一端に接続され、サーミスタ１０８の他端はグランドに接続される。容量接続端子ＴＭ８はコンデン１０７の一端に接続され、コンデン１０７の他端はグランドに接続される。コンデンサ１０７は、後述の内部電源電圧ＶＣＣ１を安定化させるために設けられる。

電圧出力端子ＴＭ３は計時回路１３０に接続される。計時回路１３０は、いわゆるリアルタイムクロックであり、現在の時刻及び日付を計測する。計時回路１３０の計測結果は、上位制御回路１２０又は電子機器ＥＥ内の図示されない制御回路に伝達されて所定処理に供される。計時回路１３０は、電圧出力端子ＴＭ３から出力される電圧（後述のＲＴＣ用の電源電圧ＶＣＣ２）に基づいて駆動する。

通信用端子群ＴＭ４は上位制御回路１２０に接続される。上位制御回路１２０は、半導体装置１に外部接続される外部制御回路の例である。上位制御回路１２０については後述される。

スイッチング用端子群ＴＭ５はスイッチングブロック１４０に接続される。スイッチング用端子群ＴＭ５は複数のスイッチング用端子から成る。スイッチングブロック１４０における複数のスイッチング素子１４１は複数のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）から成り、以下では、スイッチング素子１４１をＭＯＳＦＥＴ１４１とも称する。各スイッチング用端子は対応するＭＯＳＦＥＴ１４１のゲートに接続される。ここでは、各ＭＯＳＦＥＴ１４１はＮチャネル型のＭＯＳＦＥＴであるとする。但し、各ＭＯＳＦＥＴ１４１をＰチャネル型のＭＯＳＦＥＴとする変形も可能である。各ＭＯＳＦＥＴ１４１のドレインには電圧ＶＢＡＴに基づく正の直流の負荷駆動電圧Ｖａが印加される。各ＭＯＳＦＥＴ１４１において、ＭＯＳＦＥＴ１４１のゲートにハイレベルの信号が供給されたときにＭＯＳＦＥＴ１４１がオンとなり、ローレベルの信号が供給されたときにＭＯＳＦＥＴ１４１がオフとなる。ＭＯＳＦＥＴ１４１ごとに、当該ＭＯＳＦＥＴ１４１のソースには、当該ＭＯＳＦＥＴ１４１がオンであるときに、負荷駆動電圧Ｖａによる電力の供給を当該ＭＯＳＦＥＴ１４１を介して受けて駆動する負荷装置（不図示）が接続される。各ＭＯＳＦＥＴ１４１において、ＭＯＳＦＥＴ１４１のゲートとグランドとの間にコンデンサが挿入されていても良い。

次に、半導体装置１の内部構成について説明する。半導体装置１は、内部電源回路１０と、ＲＴＣ用電源電圧生成回路２０と、異常検出回路３０と、異常情報保持回路４０と、レベルシフト回路５０と、主回路６０と、を備える。

内部電源回路１０は、バッテリ装着状態において、電圧入力端子ＴＭ１に供給される入力電圧ＶＳ１に基づき内部電源電圧ＶＣＣ１を生成するＬＤＯ (Low Drop Out)レギュレータである。但し、内部電源回路１０は入力電圧ＶＳ１に基づき内部電源電圧ＶＣＣ１を生成できる任意の電源回路（ＤＣ／ＤＣコンバータを含む）であって良い。非バッテリ装着状態において内部電源電圧ＶＣＣ１は生成されない（即ち電圧ＶＣＣ１はゼロとなる）。バッテリ装着状態において、内部電源電圧ＶＣＣ１は正の直流電圧であり例えば３．３Ｖである。内部電源電圧ＶＣＣ１が生じる配線は容量接続端子ＴＭ８に接続される。内部電源回路１０に対しては、後述のバッファ回路３１の出力信号が内部電源回路１０のイネーブル信号として供給されており、バッテリ装着状態において、イネーブル信号がハイレベルであるときに限り、内部電源回路１０は内部電源電圧ＶＣＣ１の生成動作を行う。

尚、半導体装置１には、内部電源回路１０とは別の電源回路（図１において“ＲＥＧ”に対応）が設けられていて良く、その別の電源回路は、バッテリ装着状態において、入力電圧ＶＳ１に基づき内部電源電圧ＶＣＣ１とは別の１以上の直流電圧（例えば２．６Ｖの直流電圧を含む）を生成する。その１以上の直流電圧は、半導体装置１内の図示されない回路の電源電圧又は基準電圧として利用されて良い。

ＲＴＣ用電源電圧生成回路２０は、ダイオード２１及び２２を備える。ダイオード２１のアノードは電圧入力端子ＴＭ２に接続され、ダイオード２２のアノードは容量接続端子ＴＭ８（従って内部電源電圧ＶＣＣ１が生じる配線）に接続される。ダイオード２１及び２２の各カソードは電圧出力端子ＴＭ３に共通接続される。ダイオード２１及び２２の各カソードに生じる電圧は、ＲＴＣ用の電源電圧ＶＣＣ２（特定電源電圧）である。つまり、電源電圧ＶＣＣ２は、計時回路１３０に対する電源電圧として電圧出力端子ＴＭ３から出力されることになる。

ここではダイオード２１及び２２の順方向電圧は互いに同じであるとする。そして、バッテリ装着状態において、内部電源電圧ＶＣＣ１の方がコイン型電池１０２の出力電圧ＶＣＯＩＮよりも高くなるよう、内部電源電圧ＶＣＣ１の値が設定されている（例えば、電圧ＶＣＯＩＮは３．０Ｖであって、電圧ＶＣＣ１は３．３Ｖ）。このため、バッテリ装着状態においては、ダイオード２１に電流は流れず、内部電源電圧ＶＣＣ１に基づいてＲＴＣ用の電源電圧ＶＣＣ２が生成される（内部電源電圧ＶＣＣ１よりダイオード２２の順方向電圧だけ低い電圧がＲＴＣ用の電源電圧ＶＣＣ２となる）。非バッテリ装着状態においては“ＶＣＣ１＝０”となるので、コイン型電池１０２からの入力電圧ＶＳ２に基づいてＲＴＣ用の電源電圧ＶＣＣ２が生成される（入力電圧ＶＳ２よりダイオード２１の順方向電圧だけ低い電圧がＲＴＣ用の電源電圧ＶＣＣ２となる）。尚、バッテリ装着状態においてダイオード２１に電流が流れずに内部電源電圧ＶＣＣ１に基づいて電源電圧ＶＣＣ２が生成される限り、ダイオード２１及び２２の順方向電圧は不一致でも構わない。

コイン型電池１０２は、非バッテリ装着状態において（又はバッテリ１０１の残容量が非常に低い状態において）、計時回路１３０の動作を継続させるための補助的な電圧源であり、コイン型電池１０２の容量はバッテリ１０１のそれよりも小さい。また、コイン型電池１０２の充電は不可である。このため、内部電源電圧ＶＣＣ１が生成されないようなイレギュラーな状態においてのみ、コイン型電池１０２の出力を用いてＲＴＣ用の電源電圧ＶＣＣ２を生成するようにしている。

異常検出回路３０は、バッファ回路３１、インバータ回路３２、定電流回路３３及びコンパレータ３４を備え、異常検出回路３０を構成する各回路（３１、３２、３３、３４）はＲＴＣ用の電源電圧ＶＣＣ２に基づいて動作する。バッファ回路３１、インバータ回路３２、コンパレータ３４の出力信号を、夫々、記号“Ｓｉｇ３１”、“ＤＥＴ１”、“ＤＥＴ２”にて参照する。バッファ回路３１、インバータ回路３２及びコンパレータ３４の夫々において、正側の電源電圧は電源電圧ＶＣＣ２であり、負側の電源電圧は０Ｖである。信号Ｓｉｇ３１、ＤＥＴ１及びＤＥＴ２は、ＶＣＣ２系デジタル信号に属する。ＶＣＣ２系デジタル信号において、ハイレベルは実質的に電源電圧ＶＣＣ２のレベルと一致し、ローレベルは実質的にグランドのレベルと一致する。

バッファ回路３１の入力端は異常検出用端子ＴＭ６に接続され、バッファ回路３１の出力端はインバータ回路３２の入力端に接続される。バッテリ装着状態においては、バッテリ１０１の出力電圧ＶＢＡＴの分圧がノードＮＤ２に生じ、その分圧による正の電位がノードＮＤ２及び異常検出用端子ＴＭ６に加わることで、バッファ回路３１はハイレベルの信号Ｓｉｇ３１を出力する。バッファ回路３１の出力信号Ｓｉｇ３１がハイレベルであるとき、インバータ回路３２はローレベルの信号ＤＥＴ１を出力する。一方、非バッテリ装着状態においては、ノードＮＤ２の電位が０Ｖとなることでバッファ回路３１はローレベルの信号Ｓｉｇ３１を出力する。バッファ回路３１の出力信号Ｓｉｇ３１がローレベルであるとき、インバータ回路３２はハイレベルの信号ＤＥＴ１を出力する。

コンパレータ３４の非反転入力端子は異常検出用端子ＴＭ７に接続される。コンパレータ３４の反転入力端子には所定の正の基準電圧ＶＲＥＦが印加される。基準電圧ＶＲＥＦは、例えば、電源電圧ＶＣＣ２に基づき、半導体装置１に設けられた基準電圧生成回路（不図示）により生成される。定電流回路３３は電源電圧ＶＣＣ２の印加端と異常検出用端子ＴＭ７との間に挿入され、電源電圧ＶＣＣ２に基づき電源電圧ＶＣＣ２の印加端から端子ＴＭ７を介しサーミスタ１０８に向けて所定の定電流を供給する。

ここで、サーミスタ１０８は、サーミスタ１０８の温度である検出対象温度の上昇に伴ってサーミスタ１０８の抵抗値が増大するＰＴＣサーミスタである。検出対象温度が所定の異常検出温度ＴＭＰ_ＴＨ未満ではサーミスタ１０８での電圧降下が基準電圧ＶＲＥＦ未満となることで信号ＤＥＴ２がローレベルとなり、サーミスタ１０８の検出対象温度が所定の異常検出温度ＴＭＰ_ＴＨ以上となるとサーミスタ１０８での電圧降下が基準電圧ＶＲＥＦ以上となることで信号ＤＥＴ２がハイレベルとなる。但し、コンパレータ３４にヒステリシス特性を付与しておいて良い。

ここで、検出対象温度とは、厳密にはサーミスタ１０８の温度であるが、サーミスタ１０８は半導体装置１の近辺に配置され、また電子機器ＥＥ内に配置されるので、半導体装置１の温度又は電子機器ＥＥの内部温度であると解しても良い。

尚、サーミスタ１０８として、検出対象温度の上昇に伴ってサーミスタ１０８の抵抗値が減少するＮＴＣサーミスタを用いても良い。この場合には、コンパレータ３４の反転入力端子を異常検出用端子ＴＭ７に接続し且つコンパレータ３４の非反転入力端子に基準電圧ＶＲＥＦを印加するなどの回路変形を施せば良い。

バッテリ１０１は電子機器ＥＥに対し着脱可能な形態で電子機器ＥＥに搭載されると上述した。しかしながら、電子機器ＥＥの製造工程でバッテリ１０１が電子機器ＥＥに装着された後、バッテリ１０１が電子機器ＥＥから外されることは通常の使用環境において想定されていない。故に非バッテリ装着状態は異常な状態に属する。非バッテリ装着状態による異常、即ち、電源入力端子ＴＭ１に対する入力電圧（ＶＳ１、ＶＢＡＴ）の供給が途絶える異常を、電源消失異常と称する。バッファ回路３１及びインバータ回路３２は、電源消失異常の有無を検出するための電源消失異常検出回路を構成すると言える。ハイレベルの信号ＤＥＴ１は、電源消失異常が検出された旨を示す電源消失異常検出信号として機能する。

また、検出対象温度が所定の異常検出温度ＴＭＰ_ＴＨ以上となる状態は、検出対象温度が過度に高くなる温度異常に相当する。定電流回路３３及びコンパレータ３４は、温度異常の有無を検出するための温度異常検出回路を構成すると言える。ハイレベルの信号ＤＥＴ２は、温度異常が検出された旨を示す温度異常検出信号として機能する。

異常情報保持回路４０はラッチ回路４１及び４２を備え、異常情報保持回路４０を構成する各回路（４１、４２）はＲＴＣ用の電源電圧ＶＣＣ２に基づいて動作する。ラッチ回路４１、４２の出力信号を、夫々、記号“ＬＣＨ１”、“ＬＣＨ２”にて参照する。ラッチ回路４１及び４２の夫々において、正側の電源電圧は電源電圧ＶＣＣ２であり、負側の電源電圧は０Ｖである。故に、信号ＬＣＨ１及びＬＣＨ２は、ＶＣＣ２系デジタル信号に属する。

ラッチ回路４１は、信号ＤＥＴ１の入力を受け、信号ＤＥＴ１が表す情報を保持する（ラッチする）ことが可能であって、保持情報を信号ＬＣＨ１として出力する。ラッチ回路４１にはレベルシフト回路５０から信号ＲＳＴ１が供給されており、ラッチ回路４１の保持情報は信号ＲＳＴ１のレベルに応じて破棄される。ラッチ回路４２は、信号ＤＥＴ２の入力を受け、信号ＤＥＴ２が表す情報を保持する（ラッチする）ことが可能であって、保持情報を信号ＬＣＨ２として出力する。ラッチ回路４２にはレベルシフト回路５０から信号ＲＳＴ２が供給されており、ラッチ回路４２の保持情報は信号ＲＳＴ２のレベルに応じて破棄される。

ここでは、信号ＤＥＴ１がローレベルであり続ける限りラッチ回路４１は“０”の情報を保持し、信号ＤＥＴ１が一旦ハイレベルとなると信号ＲＳＴ１がローレベルとならない限りラッチ回路４１は“１”の情報を継続して保持するものとする。そして、ラッチ回路４１にて“０”の情報が保持されているとき信号ＬＣＨ１はローレベルとなる一方でラッチ回路４１にて“１”の情報が保持されているとき信号ＬＣＨ１はハイレベルとなるものとする。信号ＲＳＴ１がハイレベルである限りラッチ回路４１での情報の保持は継続され、信号ＲＳＴ１がローレベルであると信号ＤＥＴ１のレベルに関係なくラッチ回路４１での保持情報は破棄されて信号ＬＣＨ１がローレベルとなるものとする。
同様に、信号ＤＥＴ２がローレベルであり続ける限りラッチ回路４２は“０”の情報を保持し、信号ＤＥＴ２が一旦ハイレベルとなると信号ＲＳＴ２がローレベルとならない限りラッチ回路４２は“１”の情報を継続して保持するものとする。そして、ラッチ回路４２にて“０”の情報が保持されているとき信号ＬＣＨ２はローレベルとなる一方でラッチ回路４２にて“１”の情報が保持されているとき信号ＬＣＨ２はハイレベルとなるものとする。信号ＲＳＴ２がハイレベルである限りラッチ回路４２での情報の保持は継続され、信号ＲＳＴ２がローレベルであると信号ＤＥＴ２のレベルに関係なくラッチ回路４２での保持情報は破棄されて信号ＬＣＨ２がローレベルとなるものとする。

ローレベルの信号ＲＳＴ１は、ラッチ回路４１の保持情報を破棄させるリセット信号として機能し、ローレベルの信号ＲＳＴ２は、ラッチ回路４２の保持情報を破棄させるリセット信号として機能する。但し、ハイレベルの信号ＲＳＴ１又はＲＳＴ２がリセット信号として機能するように変形が施されても良い。この他、任意の信号についてハイレベル及びローレベル間の関係を逆転させる変形も可能である。以下では、特に記述なき限り、信号ＲＳＴ１及びＲＳＴ２はハイレベルに維持されているものとする（即ちラッチ回路４１及び４２にリセット信号は供給されていないものとする）。

図５にラッチ回路４１及び４２の具体的な構成例を示す。図５の構成では、ラッチ回路４１及び４２として、ポジティブエッジトリガ型且つＤ型のフリップフロップであるＤＦＦ４１ａ及び４２ａが用いられる。ＤＦＦ４１ａ及び４２ａは電源電圧ＶＣＣ２に基づいて動作する。ＤＦＦ４１ａ及び４２ａの夫々において、Ｄ入力端子に電源電圧ＶＣＣ２が印加される、即ちハイレベルの信号が入力される。ＤＦＦ４１ａ、４２ａのクロック入力端子に、夫々、信号ＤＥＴ１、ＤＥＴ２が入力される。ＤＦＦ４１ａ、４２ａのリセット入力端子に、夫々、信号ＲＳＴ１、ＲＳＴ２が入力される。ＤＦＦ４１ａ、４２ａのＱ出力端子から、夫々、信号ＬＣＨ１、ＬＣＨ２が出力される。

信号ＬＣＨ１がローレベルである状態を起点にして、電源消失異常の発生により信号ＤＥＴ１がローレベルからハイレベルに切り替わるとＤＦＦ４１ａは“１”の情報を保持して、以後、信号ＲＳＴ１がローレベルにならない限り、信号ＬＣＨ１をハイレベルに維持する。信号ＲＳＴ１がローレベルとなると保持情報が破棄されて信号ＬＣＨ１がローレベルとなる。
信号ＬＣＨ２がローレベルである状態を起点にして、温度異常の発生により信号ＤＥＴ２がローレベルからハイレベルに切り替わるとＤＦＦ４２ａは“１”の情報を保持して、以後、信号ＲＳＴ２がローレベルにならない限り、信号ＬＣＨ２をハイレベルに維持する。信号ＲＳＴ２がローレベルとなると保持情報が破棄されて信号ＬＣＨ２がローレベルとなる。

尚、図１に示す如く信号ＬＣＨ１及びＬＣＨ２はレベルシフト回路５０に供給されることになるが、ＤＦＦａ４１のＱ出力端子とレベルシフト回路５０との間にバッファ回路を挿入しても良く、同様に、ＤＦＦａ４２のＱ出力端子とレベルシフト回路５０との間にバッファ回路を挿入しても良い。

ラッチ回路４１（ＤＦＦ４１ａ）にて保持される“１”の情報は、電源消失異常の発生及び検出を表す電源消失異常情報である。ラッチ回路４１は、電源消失異常が検出されたとき、入力電圧ＶＳ２に基づくＲＴＣ用の電源電圧ＶＣＣ２を用い、電源消失異常情報を保持することになる。

ラッチ回路４２（ＤＦＦ４２ａ）にて保持される“１”の情報は、温度異常の発生及び検出を表す温度異常情報である。ラッチ回路４２は、温度異常が検出されたとき温度異常情報を保持することになる。ラッチ回路４２は、電源消失異常の発生中においても温度異常情報を保持することができる。即ち、ラッチ回路４２は、バッテリ１０１の出力電圧ＶＢＡＴに基づく入力電圧ＶＳ１が電圧入力端子ＴＭ１に供給されているか否かに関係なく、温度異常が検出されると温度異常情報を保持することができる。

図１を再度参照し、レベルシフト回路５０は、電源電圧ＶＣＣ２及びＶＣＣ１に基づくレベルシフト処理を実行する。但し、このレベルシフト処理はバッテリ装着状態においてのみ実行される。

具体的には、レベルシフト回路５０は、異常情報保持回路４０から信号ＬＣＨ１及びＬＣＨ２の入力を受け、レベルシフト処理において、信号ＬＣＨ１及びＬＣＨ２をレベルシフトした信号ＬＣＨ１’及びＬＣＨ２’を主回路６０に出力する。また、レベルシフト回路５０は、主回路６０から信号ＲＳＴ１’及びＲＳＴ２’の入力を受け、レベルシフト処理において、信号ＲＳＴ１’及びＲＳＴ２’をレベルシフトした信号ＲＳＴ１及びＲＳＴ２を異常情報保持回路４０に出力する。

バッテリ装着状態において、レベルシフト前の信号がハイレベルであれば、レベルシフト後の信号もハイレベルであり、レベルシフト前の信号がローレベルであれば、レベルシフト後の信号もローレベルである。レベルシフト前の信号が信号ＬＣＨ１、ＬＣＨ２、ＲＳＴ１’、ＲＳＴ２’であるとき、レベルシフト後の信号は、夫々、信号ＬＣＨ１’、ＬＣＨ２’、ＲＳＴ１、ＲＳＴ２である。

信号ＬＣＨ１、ＬＣＨ２、ＲＳＴ１及びＲＳＴ２は、ＶＣＣ２系デジタル信号に属する一方、信号ＬＣＨ１’、ＬＣＨ２’、ＲＳＴ１’及びＲＳＴ２’は、ＶＣＣ１系デジタル信号に属する。ＶＣＣ１系デジタル信号において、ハイレベルは実質的に電源電圧ＶＣＣ１のレベルと一致し、ローレベルは実質的にグランドのレベルと一致する。非バッテリ装着状態においては、“ＶＣＣ１＝０”であるから、ＶＣＣ１系デジタル信号のレベルは常にグランドのレベルと一致することになる。尚、非バッテリ装着状態では、信号ＲＳＴ１及びＲＳＴ２がハイレベルに維持されるよう（即ちラッチ回路４１及び４２にリセット信号が供給されないよう）レベルシフト回路５０が構成されているものとする。

主回路６０は通信回路６１を有し、電源電圧ＶＣＣ１に基づいて動作する。故に、非バッテリ装着状態において、主回路６０は通信回路６１を含め動作を停止している。通信回路６１は通信用端子群ＴＭ４を介し上位制御回路１２０と双方向の通信を行う。この通信の方式は任意であり、例えば、ＳＰＩ（Serial Peripheral Interface）による通信や、Ｉ２Ｃ（Inter-Integrated Circuit）による通信を用いることができる。

上位制御回路１２０はバッテリ１０１の出力電圧ＶＢＡＴに基づいて動作する。より具体的には、電子機器ＥＥには、バッテリ１０１の出力電圧ＶＢＡＴに基づき上位制御回路用の電源電圧ＶＤＤを生成する電源回路（不図示）が設けられており、上位制御回路１２０は電源電圧ＶＤＤに基づいて動作する。従って、非バッテリ装着状態においては電源電圧ＶＤＤが生成されないため、上位制御回路１２０は動作を停止している。バッテリ装着状態において、電源電圧ＶＤＤの電圧値は電源電圧ＶＣＣ１の電圧値と実質的に一致している（但し、それらの間に多少の相違があっても良い）。

主回路６０は、バッテリ装着状態において、上記の通信を介して上位制御回路１２０から受けた制御信号に従い、スイッチングブロック１４０における複数のスイッチング素子１４１を個別にオン又はオフとする。或るスイッチング素子１４１がオンであるときに、当該スイッチング素子１４１を介して供給される電力に基づき当該スイッチング素子１４１に接続された負荷装置（不図示）が駆動する。負荷装置は、電子機器ＥＥを構成する任意のハードウェアであり、例えば、表示装置、ハードディスクの駆動用モータ、スピーカ、ロジック回路、半導体集積回路である。

主回路６０は、通信回路６１を用い、ラッチ回路４１及び４２の保持情報を上位制御回路１２０に伝達することができる。故に、上位制御回路１２０は、異常検出回路３０による異常の検出結果を通信回路６１との通信を介して認識することができ、何らかの異常（ここでは電源消失異常又は温度異常）が検出されたのであれば、検出された異常に応じた所定の異常対応処理を行うことができる。

以下、複数の実施例の中で、幾つかの具体的な動作例、応用技術、変形技術等を説明する。本実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の各実施例に適用され、各実施例において、上述した事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、以下に示す複数の実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。

［第１実施例］
第１実施例を説明する。図６に第１実施例に係る半導体装置１のタイミングチャートを示す。タイミングＴ_Ａ１以前では、バッテリ装着状態が継続的に維持されており、故に、信号ＤＥＴ１、ＬＣＨ１及びＬＣＨ１’はローレベルに維持されている。タイミングＴ_Ａ１を境にバッテリ装着状態から非バッテリ装着状態に遷移し、その後、タイミングＴ_Ａ２を境に非バッテリ装着状態からバッテリ装着状態に遷移したものとする。

そうすると、タイミングＴ_Ａ１を境に信号ＤＥＴ１及びＬＣＨ１がローレベルからハイレベルに切り替わる。つまり、タイミングＴ_Ａ１にて電源消失異常が発生及び検出されて“１”の情報（電源消失異常情報）がラッチ回路４１に保持される。信号ＬＣＨ１’については、電源消失異常が解消されるタイミングＴ_Ａ２までローレベル（グランドのレベル）に維持される。

タイミングＴ_Ａ２にて電源消失異常が解消されると、信号ＤＥＴ１がハイレベルからローレベルに切り替わるが、信号ＬＣＨ１はタイミングＴ_Ａ２以降もハイレベルとなる。タイミングＴ_Ａ２以降、レベルシフト回路５０が動作してハイレベルの信号ＬＣＨ１に基づき信号ＬＣＨ１’もハイレベルとなる。

タイミングＴ_Ａ２にて、又は、タイミングＴ_Ａ２の後、電源消失異常の解消により上位制御回路１２０が起動（再起動）する。上位制御回路１２０は、自身の起動後、通信回路６１を介し、主回路６０に所定の異常情報読み出し要求信号（コマンド）を送信する。主回路６０は、異常情報読み出し要求信号を受けると、通信回路６１を用いて、ラッチ回路４１及び４２の保持情報を上位制御回路１２０に送信する。図６の例であれば、信号ＬＣＨ１’がハイレベルであることに相当する情報、即ちラッチ回路４１に保持された“１”の情報（電源消失異常情報）が主回路６０から上位制御回路１２０に送信される。

この後、上位制御回路１２０の制御の下で、又は、主回路６０の機能により、ラッチ回路４１及び４２にリセット信号（ローレベルの信号ＲＳＴ１及びＲＳＴ２）が供給されて良く、これによってラッチ回路４１及び４２の保持情報が破棄される。

このように、電源消失異常が検出されたとき、入力電圧ＶＳ２に基づくＲＴＣ用の電源電圧ＶＣＣ２を用いて電源消失異常情報が保持されるため、電子機器ＥＥの再起動後、電源消失異常があったことを必要な制御回路に伝えることができ、電源消失異常の発生に対応した必要な措置をとることが可能となる。

また、計時のために元々必要なＲＴＣ用の電源電圧ＶＣＣ２を用いて異常検出及び情報保持を行うため、異常検出及び情報保持のための専用の電圧源を用意する必要はない。

具体的には、主回路６０は、電源消失異常の検出後、電源消失異常が解消すると、ラッチ回路４１に保持された電源消失異常情報を上位制御回路１２０へ送信することが可能である。上位制御回路１２０は、電源消失異常情報を受信すると、電源消失異常に対応した所定の第１異常対応処理を行うことができる。

第１異常対応処理は、例えば、電子機器ＥＥ内に搭載された負荷装置であってバッテリ１０１の出力電圧ＶＢＡＴに基づいて動作する負荷装置を初期化する処理、その負荷装置の動作確認を行う処理、又は、電子機器ＥＥの表示部にて所定の第１警告表示を行う処理である。ここにおける負荷装置はスイッチング素子１４１に接続された負荷装置であっても良い。

［第２実施例］
第２実施例を説明する。図７に第２実施例に係る半導体装置１のタイミングチャートを示す。時間の進行につれて、タイミングＴ_Ｂ１、Ｔ_Ｂ２、Ｔ_Ｂ３、Ｔ_Ｂ４が、この順番で訪れるものとする。タイミングＴ_Ｂ１以前では、バッテリ装着状態が継続的に維持されており、故に、信号ＤＥＴ１、ＬＣＨ１及びＬＣＨ１’はローレベルに維持されている。タイミングＴ_Ｂ１を境にバッテリ装着状態から非バッテリ装着状態に遷移し、その後、タイミングＴ_Ｂ４を境に非バッテリ装着状態からバッテリ装着状態に遷移したものとする。

そうすると、タイミングＴ_Ｂ１を境に信号ＤＥＴ１及びＬＣＨ１がローレベルからハイレベルに切り替わる。つまり、タイミングＴ_Ｂ１にて電源消失異常が発生及び検出されて“１”の情報（電源消失異常情報）がラッチ回路４１に保持される。信号ＬＣＨ１’については、電源消失異常が解消されるタイミングＴ_Ｂ４までローレベル（グランドのレベル）に維持される。

また、図７の例において、タイミングＴ_Ｂ２に至るまでは信号ＤＥＴ２及びＬＣＨ２がローレベルで維持されていたが、何らかの過熱要因によりタイミングＴ_Ｂ２を境に信号ＤＥＴ２及びＬＣＨ２がローレベルからハイレベルに切り替わる。つまり、タイミングＴ_Ｂ２にて温度異常が発生及び検出されて“１”の情報（温度異常情報）がラッチ回路４２に保持される。その後、過熱要因が除去されてタイミングＴ_Ｂ３を境に信号ＤＥＴ２がハイレベルからローレベルに切り替わる。但し、ラッチ回路４２では“１”の情報（温度異常情報）が保持され続けるので、タイミングＴ_Ｂ３以降も信号ＬＣＨ２はハイレベルである。

その後、タイミングＴ_Ｂ４にて電源消失異常が解消されると、信号ＤＥＴ１がハイレベルからローレベルに切り替わるが、信号ＬＣＨ１はタイミングＴ_Ｂ４以降もハイレベルとなる。また、タイミングＴ_Ｂ４以降において信号ＬＣＨ２もハイレベルである。タイミングＴ_Ｂ４以降、レベルシフト回路５０が動作して、ハイレベルの信号ＬＣＨ１に基づき信号ＬＣＨ１’もハイレベルとなり、ハイレベルの信号ＬＣＨ２に基づき信号ＬＣＨ２’もハイレベルとなる。

タイミングＴ_Ｂ４にて、又は、タイミングＴ_Ｂ４の後、電源消失異常の解消により上位制御回路１２０が起動（再起動）する。上位制御回路１２０は、自身の起動後、通信回路６１を介し、主回路６０に所定の異常情報読み出し要求信号（コマンド）を送信する。主回路６０は、異常情報読み出し要求信号を受けると、通信回路６１を用いて、ラッチ回路４１及び４２の保持情報を上位制御回路１２０に送信する。図７の例であれば、信号ＬＣＨ１’がハイレベルであることに相当する情報、即ちラッチ回路４１に保持された“１”の情報（電源消失異常情報）と、信号ＬＣＨ２’がハイレベルであることに相当する情報、即ちラッチ回路４２に保持された“１”の情報（温度異常情報）とが、主回路６０から上位制御回路１２０に送信される。

この後、上位制御回路１２０の制御の下で、又は、主回路６０の機能により、ラッチ回路４１及び４２にリセット信号（ローレベルの信号ＲＳＴ１及びＲＳＴ２）が供給されて良く、これによってラッチ回路４１及び４２の保持情報が破棄される。

このように、主回路６０は、電源消失異常の検出後、電源消失異常が解消すると、ラッチ回路４１に保持された電源消失異常情報を上位制御回路１２０へ送信することが可能である。上位制御回路１２０は、電源消失異常情報を受信すると、電源消失異常に対応した所定の第１異常対応処理を行うことができる。

更に、電源消失異常の発生中に温度異常が発生していたのであれば、主回路６０は、電源消失異常の解消後に、ラッチ回路４２に保持された温度異常情報を上位制御回路１２０へ送信することが可能である。上位制御回路１２０は、温度異常情報を受信すると、温度異常に対応した所定の第２異常対応処理を行うことができる。

第２異常対応処理は、例えば、電子機器ＥＥ内に搭載された負荷装置であってバッテリ１０１の出力電圧ＶＢＡＴに基づいて動作する負荷装置の動作確認を行う処理、又は、電子機器ＥＥの表示部にて所定の第２警告表示（上述の第１警告表示と異なり得る）を行う処理である。ここにおける負荷装置はスイッチング素子１４１に接続された負荷装置であっても良い。

非バッテリ装着状態においては、計時回路１３０を除き、電子機器ＥＥ内の殆どの回路が動作を停止しており、検出対象温度が過剰に高まることは少ない。しかしながら、非バッテリ装着状態であっても、何らかの過熱要因により検出対象温度が過剰に高まると、電子機器ＥＥ内の部品にダメージが発生している可能性がある。本実施形態の構成によれば、非バッテリ装着状態で発生した温度異常の情報が保持されるため、バッテリ１０１の装着後、必要な異常対応処理（第２異常対応処理）を行うことができる。

尚、ここでは、特徴的な動作として、非バッテリ装着状態にて温度異常が発生したときの動作を説明したが、異常検出回路３０は、バッテリ装着状態においても温度異常の有無を検出することができる。

［第３実施例］
第３実施例を説明する。異常検出回路３０は、ＲＴＣ用の電源電圧ＶＣＣ２を駆動源として用いて所定の異常の有無を検出する回路である。所定の異常として電源消失異常と温度異常を挙げたが、異常検出回路３０は、所定の異常として電源消失異常のみを検出できるものであっても良いし、電源消失異常に加えて又は電源消失異常及び温度異常に加えて、他の異常を検出できても良い。

異常検出回路３０にて発生有無が検出される所定の異常に衝撃異常が含まれていても良い。衝撃異常は電子機器ＥＥに対して過大な衝撃が加わる異常である。例えば、電子機器ＥＥの加速度を検出する加速度センサを電子機器ＥＥに搭載しておき、加速度センサの検出結果に基づき衝撃異常の発生有無を検出することができる。この他、上記所定の異常に、電子機器ＥＥに対して過大な磁気が加わる磁気異常や、電子機器ＥＥが水中に没する水没異常などが含まれていても良い。

そして、異常情報保持回路４０は、異常検出回路３０にて所定の異常が検出されたとき、ＲＴＣ用の電源電圧ＶＣＣ２を駆動源として用いて、所定の異常が検出されたことを示す異常情報を保持すれば良い。ＲＴＣ用の電源電圧ＶＣＣ２を用いることで、非バッテリ装着状態においても異常情報を保持することができる。

［第４実施例］
第４実施例を説明する。

本発明において、バッテリ１０１は第１電圧源の例であり、コイン型電池１０２は第２電圧源の例である。本発明において、第１電圧源及び第２電圧源の種類は任意である。第１電圧源は、充電及び放電が可能な任意の電圧源であっても良いし、放電のみが可能な任意の電圧源であっても良い。同様に、第２電圧源は、充電及び放電が可能な任意の電圧源であっても良いし、放電のみが可能な任意の電圧源であっても良い。

既に述べた事項と部分的に重複するが、任意の信号又は電圧に関し、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。

半導体装置１の各回路素子は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置１が構成される。但し、複数のディスクリート部品を用いて半導体装置１内の回路と同等の回路を構成するようにしても良い。半導体装置１内に含まれるものとして上述した幾つかの回路素子は、半導体装置１外に設けられて半導体装置１に外付け接続されても良い。

本発明について考察する。本発明の一側面に係る半導体装置Ｗは、第１電圧源（１０１）からの第１入力電圧（ＶＢＡＴ、ＶＳ１）の供給を受けるべき第１電圧入力端子（ＴＭ１）と、第２電圧源（１０２）からの第２入力電圧（ＶＣＯＩＮ、ＶＳ２）の供給を受けるべき第２電圧入力端子（ＴＭ２）と、前記第１入力電圧が前記第１電圧入力端子に供給されているときに、前記第１入力電圧に基づき所定の内部電源電圧（ＶＣＣ１）を生成する内部電源回路（１０）と、前記内部電源電圧に基づく、又は、前記第２電圧入力端子に加わる前記第２入力電圧に基づく、特定電源電圧（ＶＣＣ２）が加わる特定電圧出力端子（ＴＭ３）と、前記内部電源電圧に基づいて動作する第１回路と、前記特定電源電圧に基づいて動作する第２回路と、を備え、前記第２回路は、所定の異常の有無を検出する異常検出回路（３０）と、前記異常が検出されたときに異常情報を保持する異常情報保持回路（４０）を有し、前記所定の異常は、前記第１電圧入力端子に対する前記第１入力電圧の供給が途絶える電源消失異常を含み、前記情報保持回路は、前記電源消失異常が検出されたとき、前記第２入力電圧に基づく前記特定電源電圧（ＶＣＣ２）を用い、前記異常情報として電源消失異常情報（ラッチ回路４１における“１”の情報に対応）を保持することを特徴とする。

図１の半導体装置１は、本発明の一側面に係る半導体装置Ｗの例である。上述の第１回路は、半導体装置１においては主回路６０を含む回路に対応する。上述の第２回路は、半導体装置１においては異常検出回路３０及び異常情報保持回路４０を含む回路に対応する。

本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

１ 半導体装置
１０ 内部電源回路
２０ ＲＴＣ用電源電圧生成回路
３０ 異常検出回路
４０ 異常情報保持回路
５０ レベルシフト回路
６０ 主回路
１０１ バッテリ
１０２ コイン型電池
１２０ 上位制御回路
１３０ 計時回路

Claims (10)

1. 第１電圧源からの第１入力電圧の供給を受けるべき第１電圧入力端子と、
   第２電圧源からの第２入力電圧の供給を受けるべき第２電圧入力端子と、
   前記第１入力電圧が前記第１電圧入力端子に供給されているときに、前記第１入力電圧に基づき所定の内部電源電圧を生成する内部電源回路と、
   前記内部電源電圧に基づく、又は、前記第２電圧入力端子に加わる前記第２入力電圧に基づく、特定電源電圧が加わる特定電圧出力端子と、
   前記内部電源電圧に基づいて動作する第１回路と、
   前記特定電源電圧に基づいて動作する第２回路と、を備え、
   前記第２回路は、所定の異常の有無を検出する異常検出回路と、前記異常が検出されたときに異常情報を保持する異常情報保持回路を有し、
   前記所定の異常は、前記第１電圧入力端子に対する前記第１入力電圧の供給が途絶える電源消失異常を含み、
   前記異常情報保持回路は、前記電源消失異常が検出されたとき、前記第２入力電圧に基づく前記特定電源電圧を用い、前記異常情報として電源消失異常情報を保持する
   ことを特徴とする半導体装置。
2. 前記第１回路は、当該半導体装置に接続される外部制御回路と通信する通信回路を有し、前記電源消失異常の検出後、前記電源消失異常が解消すると、前記外部制御回路に対し前記異常情報保持回路に保持された前記異常情報を送信可能である
   ことを特徴とする請求項１に記載の半導体装置。
3. 当該半導体装置の外部に設けられる計時回路が前記特定電圧出力端子に対して接続され、
   前記特定電源電圧は前記計時回路に対する電源電圧として前記特定電圧出力端子から出力される
   ことを特徴とする請求項１又は２に記載の半導体装置。
4. 前記所定の異常は、当該半導体装置の温度又は当該半導体装置を搭載した電子機器の温度に関する温度異常を含み、
   前記異常情報保持回路は、前記第１電圧入力端子に対する前記第１入力電圧の供給有無に依らず、前記温度異常が検出されると前記異常情報として温度異常情報を保持する
   ことを特徴とする請求項１～３の何れかに記載の半導体装置。
5. 前記第１電圧入力端子に対して前記第１入力電圧が供給されているときには前記内部電源電圧に基づいて前記特定電源電圧を生成し、前記第１電圧入力端子に対する前記第１入力電圧の供給が途絶えているときには前記第２入力電圧に基づいて前記特定電源電圧を生成する特定電源電圧生成回路を備える
   ことを特徴とする請求項１～４の何れかに記載の半導体装置。
6. 前記第１回路は、前記外部制御回路からの信号に基づき、当該半導体装置に接続されるスイッチング素子をオン又はオフとする
   ことを特徴とする請求項２に記載の半導体装置。
7. 前記第１電圧源は充放電が可能なバッテリである
   ことを特徴とする請求項１～６の何れかに記載の半導体装置。
8. 前記第２電圧源は前記第１電圧源よりも容量の小さい一次電池である
   ことを特徴とする請求項７に記載の半導体装置。
9. 請求項１～８の何れかに記載の半導体装置を備えた
   ことを特徴とする電子機器。
10. 請求項２又は６に記載の半導体装置と、
    前記半導体装置に接続される外部制御回路と、備えた
    ことを特徴とする電子機器。

Images