JPS61101802A - 非常停止信号入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、マイクロコンピュータを利用して種々の制御
を行なう制御装置において、その制御対象となる装置を
非常停止させるための非常停止信号入力回路に関する。

〔発明の背景〕

近年、種々の機械、装置を制御するためにマイクロコン
ピュータが用いられている。これら制御対象となる機械
、装置にあっては、その制御中に大きな危険を伴なう事
態が生じる場合があり、このような場合には制御動作中
であっても非常停止を行なう必要がある。この非常停止
は、非常停止信号をマイクロコンビエータの所定の端子
に入力することにより行なわれる。このような入力回路
を図により説明する。

第４図は従来の非常停止信号入力回路の回路図である。

図で、ｌは機械、装置の制御を行なうマイクロコンピュ
ータの中央処理装置１（ＣＰＵ）である。このＣＰＵ１
にはＮＭＩ端子が備えられており、この端子に低レベル
信号が入力されると、その立下がりにより、ＣＰＵ１の
状態がどのような状態であっても無条件に割込みが行な
われ、非常停止プログラムが実行される。２はマイクロ
コンピュータの制御対象である機械、装置に危険が生じ
たとぎこねを非常停止させる非常停止スイッチである。

非常停止スイッチ２は、機械、装置が正常状態にあると
ぎには閉成されているが、危険状態になったとぎ開放さ
れる。３はノイズ除去機能を有′ｆろフィルタ回路、４
はシュミットトリガのインバータ回路である。フィルタ
回路３は抵抗Ｒ２、コンデンサＣ１で構成されている。

Ｒ２＃Ｒ３はプルアップ抵抗である。

次に、この回路の動作を第５図（３３〜（Ｃ）および第
６図（ａｌ〜（Ｃ）に示すタイムチャートを参照しなが
ら説明する７機械、装置が正常状態にあり、非常停止ス
イッチ２が閉成されていると、抵抗Ｒ１に！非常停止ス
イッチ２を介して接地され１点ａの電圧および点すの電
圧は第５図（ａ）、　（ｂ）に示すように低レベルにあ
る。したがって、インバータ回路４の冒　　出力側であ
る点Ｃの信号は高レベルとなり、このためＮＭＩ端子の
入力信号も第５図（Ｃ）に示すように高レベルにあり、
ＣＰＵＩの割込機能は作動しな−・。

今、機械、装置に危険状態が生じ、非常停止スイッチ２
が開放されろと、点ａは第５図（ａ）に示てように高レ
ベルとなる。これにより、コンデンサＣ□は抵抗Ｒ２を
介して充電され、インノ（−タ回路４０入力電圧である
点すの電圧は＄５図（ｂｌに示すように上昇してゆく。

この電圧がインノく一夕回路４の閾値Ｓを超えると、そ
れまで高レベルにあったインバータ回路４の出力（点Ｃ
のレベル）ハ第５　図ｆｃ）　ＶＣ示すように低レベル
となり、この低レベル信号がＮＭＩ端子に入力され、そ
の立下がりにより割込機能が作動し、非常停止プログラ
ムが実行されろ。

このような回路において、非常停止スイッチ２が閉じら
れている正常状態にある場合、非常停止スイッチ２０入
カラインに、第６図（ａ）に示すような比較的幅の小さ
なノイズＮ１が入ると、コンデンサＣ１はこれにより直
ちに充電を開始する。

しかしながら、ノイズＮ１の幅が小さいので、ノイズＮ
１が消滅するとコンデンサ０１は放電し始め、点すの電
ＥＥは第６図［ｂｌに示すようにインノく−タ回路４の
閾値Ｓを超えるに至らず、ＮＭＩ端子は高レベルに保持
されてノイズＮ１の影響を受けることはない。即ち、抵
抗Ｒ２、コンデンサＣ０よりなるフィルタ回路３はノイ
ズ除去機能を有する。

しかしながら、非常停止スイッチ２０入カラインに入っ
たノイズが、第６図（ａ）に示すような幅の大ぎいノイ
ズＮ２である場合、コンデンサＣ１の充電により点すの
電圧は第６図（ｂｌに示すようにインバータ回路４の閾
値を超える。このため、ＮＭ工端子の入力信号は第６図
（Ｃ１に示すように低レベルとなり、割込機能が作動し
て非常停止プログラムが実行されろ。即ち、機械、装置
が正常に作動しているにもかかわらず非常停止が行なわ
れろ結果となる。そして、このような誤動作がしばしば
生じると、制御対象である機械、装置の正常な動作に支
障を招き、マイクロコンピュータを含む制御装置の信頼
性は著しく低下する。

このようなノイズによる誤動作を防ぐためＶＣは、フィ
ルタ回路３の抵抗Ｒ１２、コンデンサＣ１のいずれか一
万又は両方に大きな値のものを用いればよい。しかし、
抵抗Ｒ２を犬にすると、インバータ回路４０入力側が低
レベルにあるとき、インバータ回路４０入力側に微小電
流が流れ、こり微小電流によってインバータ回路４の入
力側の電圧がもち上げられて、その閾値Ｓに対して低レ
ベルであると判断されない場合が生じろおそれがある。

このため、抵抗Ｒ２の抵抗値を犬にてろには限度がある
。又、コンデンサＣ１を犬にすると、この場合は高周波
のノイズに対する応答性が悪化し、高周波のノイズによ
る誤動作の危険性が増大する。

このように、ノイズによる誤動作防止のためのフィルタ
回路３＃Ｃは、抵抗Ｒ２およびコンデンサＣ１の値の面
から誤動作防止の性能を充分に発揮することができない
という欠点があるが、その他にも、抵抗Ｒ２およびコン
デンサＣＩによる遅延時間は一般的に温度上昇、経年変
化による変化が大きく、又、コンデンサＣ１に電解コン
デンサを使用すると故障率が可成り高くて信頼性が低く
なるという欠点をも有する。

〔発明の目的〕

本発明の目的は、上記従来の欠点を除き、ノイズによる
誤動作を確実に防止することができる非常停止信号入力
回路を提供するにある。

〔発明の概要〕

上記の目的を達成するために、本発明は、入力信号を所
定時間遅延させて出力する遅延要素を複数直列に接続し
、その端部の遅延要素に非常停止信号発信部を接続し、
又、各遅延要素の出力信号がすべて所定のレベルになっ
たときの入マイクロコンピュータの非常停止信号の入力
端に非常停止信号を入力するように構成したことを特徴
とする。

〔発明の実施例〕

以下、本発明を図示の実施例に基づいて説明する。

ｇｔ図は本発明の実施例に係る非常停止信号式４．゛　
　力回路のブロック図である。図で、ｌ、２はそれぞれ
第４図に示すものと同じＣＰＵ、非常停止スイッチであ
る。なお、ＣＰＵ１には、ＮＭＩ端子の他、第４図に示
されていたいＲＢ８端子およびＩＲＱ端子が示されてお
り、ＲＥＳ端子ｖコ電源投人時にＣＰＵＩを初期状態に
リセットするリセット信号入力端子、ＩＲＱ端子は設定
された条件が整ったとき割込をかげろ端子である。５，
６．７はそれぞれＤ型フリップフロップであり、端子り
に入力した信号を遅延させて端子Ｑから出力する。

８は各り型フリップフロップ５，６．７の端子ＣＫおよ
びＣＰＵ１のＩＲＱ端子にクロック信号を与える発振回
路、９は各り型フリップフロップ５゜６．７の端子ＣＬ
ＲおよびＣＰＵＩのＲＥＳ端子にリセット信号を与えろ
リセット回路である。

ｌＯは各り型フリップフロップ５，６．７の出力を入力
とするＮＡＮＤ回路であり、このＮＡＮＤ回路の出力端
はＣＰＵ１のＮＭＩ端子に接続されている。Ｒ，１，Ｒ
３，Ｒ，４，Ｒ５はプルアップ用の抵抗である。

次に、本実施例の動作を第２図および第３図に　　　翫
示すタイムチャートを参照しながら説明する。非常停止
スイッチが閉じた状態において電源が投入されると、そ
の電源電圧の立上りでリセット回路９からリセット信号
が出力され、ＣＰＵＩおよび各り型フリップフロップ５
．　６．　７ｔ’！初期状態に設定される。一方、発振
回路８は第２図（ａ）に示すように、各り型クリップフ
ロンブの端子ＣＫｖｃクロック信号ｄを出力するが、非
常停止スイッチ２が閉じられているので、Ｄ型フリップ
フロップ５の入力ｅおよび出力ｆ５は第２図（ｂ）。（
ｃ）　ｖＣ示すように低レベルにあり、したがって、順
次直列に接続されて、・ろＤ型フリップフロップ６．７
の入力および出力ｒ６．　　ｆ７も低レベルにある。こ
のため、ＮＡＮＤ回路ｌＯの出力ｇ、即ち、ＣＰＵＩの
ＮＭＩ端子の入力は高レベルとなり、非常停止の割込み
はかからない。

この状態において、機械、装置に危険状態が発生し、非
常停止スイッチ２が開放されると、第２図ｆｂｌに示す
ように、プルアンプ抵抗Ｒ１によりＤ型フリップフロッ
プ５０入力信号ｅが高レベルとなる。このＤ型フリップ
フロップ５は、次のクロック信号ｄのパルスの立上りに
より、第２図ｆｃ）、に示すように出力信号ｆ５を高レ
ベルとする。即ち、高レベルの入力信号ｅは遅延された
後高レベルの出力信号ｆ５として現れる。この高レベル
信号ｆ５＋ｚＤ型フリップフロップ６に入力され、クロ
ック信号ｄの次のパルスの立上りにより、＄２図（ｄ）
に示すように遅延された高レベル信号ｆ６として出力さ
れる。同様に、Ｄ型フリップフロップフは、高レベル信
号ｆ６を第２図（ｅ）に示すように、クロック信号ｄの
１パルス分遅延させ、高レベル信号ｆ、として出力する
。信号ｆ７が高レベルとなったとき、ＮＡＮＤ回路１０
の入力はすべて高レベルとなるので、その出力信号ｇ１
工第２図に示すように低レベルとなり、ＮＭＩ端子に割
込みがかかり、ＣＰＵｌＩＣおいて非常停止プログラム
が実行される。

このような非常停止信号入力回路において、非常停止ス
イッチ２の入力ラインに第３図（ｂ）に示すようにノイ
ズＮ３が入ると、Ｄ型フリップフロップ５はクロック信
号ｄの次のパルスの高上りでその出力信号ｆ、を第３図
（Ｃ１に示すように高レベルとする。ノイズＮ、が消滅
−すると、Ｄ型フリップフロップ５の出力信号ｆ５に’
Ｌ第３図ｔｃ＞に示すように、クロック信号ｄの次のパ
ルスの高上りで低レベルとなる。Ｄ型フリップフロップ
６．７も同様に作動し、纂３図（ｄ）、　（ｅ）に示す
ように、それぞれクロック信号ｄの１周期遅れで入力信
号に追従してその出力信号を変化させる。

ここで、クロック信号ｄは図示のようにＣＰＵ１のＩＲ
Ｑ端子の割込信号として用いられる信号であるので、そ
の周期は通常１ｍｌｍ５−１Ｏ程度であり、この周期は
ノイズの周期と比較して充分に長い。したがって、第３
図（ｂ）に示すように、ノイズＮ、もクロック信号ｄの
ほぼ１周期内において消滅するのが通常である。そして
、本実施例では、第３図ｆｂｌ、　（ｃｌ、　（ｄ）、
　（ｅｌ　ｖＣ，示すよ５Ｋ、Ｄ型フリップフロップ５
．６．７により、ノイズＮ。

の立上りから第３段目のＤ型フリップフロップフの出力
Ｈ号ｆ７が高レベルとなるまでの期間はクロック信号ｄ
の２周期を超える期間であり、この期間において、ノイ
ズＮ３は当然消滅しており、又、Ｄ型フリップフロップ
５の出力信号ｆ５も低レベルに戻っている。このため、
ＮＡＮＤ回路１０の３つの入力が同時に高レベルとなる
ことはなく、その出力は高レベルに保持されたままであ
る。即ち、ノイズＮ３が非常停止スイッチのラインに入
っても、ＣＰＵ１のＮＭＩ端子の入力信号ｇは高レベル
のまま変化せず、非常停止の割込はかからない。本実施
例の構成の場合、第３図（ａｌ〜（ｆ）から明らかなよ
うに、クロック信号ｄの３周期未満のノイズに対して、
その影響を排除ｆろことかできろ。

このように、本実施例でν工、Ｄ型フリップフロップ３
つを用い、それらの出力かすべて高レベルになったとぎ
、ＮＡＮＤ回路によりＣＰＵのＮＭＩ端子を低レベルに
して非常停止信号入を行なうようにしたので、ノイズに
よる誤動作を防止することができろ。又、発振回路およ
びリセット回路１エマイクロコンピユータに備えられて
いるものであり、部品としてｆユＤ型フリップフロップ
３つ、ＮＡＮＤ回路１つおよび抵抗２つを付加するの入
であるので、部品点数は少なく、コストを低下すること
かでき、さらに、これらの付加部品は集積回路で構成す
ることができろりで、高周波ノイズに対しても、その影
響を排除することが可能である。

なお、上記実施例の説明で１２、非常停止スイッチの入
力ラインにノイズが入った場合について説明したが、他
のラインのノイズに対してもその影響を排除することが
できろ。又、Ｄ型フリップフロップの個数は、種々の条
件を勘案して適宜選定゛「ることかできる。

〔発明の効果〕

以上述べたように、本発明では、複数の遅延要素を複数
個直列に接続し、これら遅延要素の出力が丁ぺて所定の
レベルＶＣあるときのみ、非常停止信号をＮＭＩ端子に
出力するようｆ−シたので、ノイズによる誤動作を確実
に防止することができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る非常停止信号入力回路の
ブロック図、第２図［ａ）、　ｆｂ）、　ＦＣ）、　（
ｄ）、　（ｅ）。 （ｆｌおよび第３図（ａｌ、　（ｂｌ、　（Ｃ１，（ｄ
ｌ、　ｆｅｄ、　（ｆ）はｍ１図に示す回路の動作を説
明するためのタイムチャート、第４図は従来の非常停止
信号入力回路の回路図、ｍ５図（ａ）、　（ｂ）、　（
ｃｌおよび笛６図（ａｔ、　ｆｂ）、　（ｃｌは第４図
に示す回路の動作を説明するためのタイムチャートであ
る。 ｌ・・・・・・ＣＰＵ、２・・・・・・非常停止スイッ
チ、５゜６．７・・・・・・）型フリップフロップ、８
・・・・・・発振回路、９・・・・・・リセット回路、
１０・・・・・・ＮＡＮＤ回路。 夕て−・ 代理人　弁理士　武　順次部（俺か１名）電］”ｆ。 □、−＋：　　・ ４、−−響ノ１桑 第１図 第２図 グ　　　　第３図 （ｆ）　　　　。

Claims (1)

【特許請求の範囲】
1. 非常停止信号発信部からの非常停止信号をマイクロコン
   ピュータの割込入力端子に入力する非常停止信号入力回
   路において、入力信号を所定時間遅延させて出力する直
   列接続された複数の遅延要素と、これら遅延要素のうち
   の端部に接続された遅延要素の入力端と前記非常停止信
   号発信部とを接続する第１の接続回路と、前記各遅延要
   素の出力信号がすべて所定のレベルにあるときのみ信号
   を出力する論理回路と、この論理回路の出力端を前記マ
   イクロコンピュータの割込入力端子に接続する第２の接
   続回路とを設けたことを特徴とする非常停止信号入力回
   路。