JPS63644A - ウオツチドツグタイマ回路 - Google Patents
ウオツチドツグタイマ回路Info
- Publication number
- JPS63644A JPS63644A JP61142975A JP14297586A JPS63644A JP S63644 A JPS63644 A JP S63644A JP 61142975 A JP61142975 A JP 61142975A JP 14297586 A JP14297586 A JP 14297586A JP S63644 A JPS63644 A JP S63644A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- resistor
- output
- microcomputer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 230000002159 abnormal effect Effects 0.000 claims abstract description 16
- 230000005856 abnormality Effects 0.000 claims abstract description 8
- 239000002131 composite material Substances 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータ等の暴走(異常動作)
を検出するウォッチドッグタイマ回路に関する。
を検出するウォッチドッグタイマ回路に関する。
通常、マイクロコンピュータシステムにおいて。
プログラムが正常に動作しているか否かを監視するため
にウォッチドッグタイマ回路が使われている。この種、
従来のウォッチドッグタイマ回路は。
にウォッチドッグタイマ回路が使われている。この種、
従来のウォッチドッグタイマ回路は。
タイマ回路、このタイマ回路をリセットする回路。
マイクロコンピュータにリセット信号を出力する単安定
マルチバイブレータ回路等により構成されている。マイ
クロコンピュータからは、このコンピュータが正常に稼
働しているときに出力ボートから1″と“0#の信号が
周期的に得られるようになっており、この信号によりウ
ォッチドッグタイマ回路のタイマが正しくリセットされ
る。しタカっテ、マイクロコンピュータが上記単安定マ
ルチバイブレータ回路の出力信号の状態を検出すること
によって、コンピュータの正常稼働を知ることができる
。
マルチバイブレータ回路等により構成されている。マイ
クロコンピュータからは、このコンピュータが正常に稼
働しているときに出力ボートから1″と“0#の信号が
周期的に得られるようになっており、この信号によりウ
ォッチドッグタイマ回路のタイマが正しくリセットされ
る。しタカっテ、マイクロコンピュータが上記単安定マ
ルチバイブレータ回路の出力信号の状態を検出すること
によって、コンピュータの正常稼働を知ることができる
。
これに対し、コンピュータから送られてくる1″と“0
”の信号が決められた周期より長くなると、ウォッチド
ッグタイマ回路のタイマを正しくリセットすることがで
きなくなり、タイムアツプの状態になる。このタイムア
ツプによって。
”の信号が決められた周期より長くなると、ウォッチド
ッグタイマ回路のタイマを正しくリセットすることがで
きなくなり、タイムアツプの状態になる。このタイムア
ツプによって。
ウォッチドッグタイマから異常を示すリセノトノぐルス
が出力され、マイクロコンピュータを初期の状態に戻し
て再スタートさせるようにしだものである。
が出力され、マイクロコンピュータを初期の状態に戻し
て再スタートさせるようにしだものである。
しかし乍ら、上記のごとき従来のウォッチドッグタイマ
回路では、マイクロコンピュータから得られるfilj
l、′O″の周期ノ4ルスによってリセットされるタイ
マ回路が必要であり、このタイマ計数回路が構成上大き
な比率を占めていることは勿論、ノイズに弱く、動作の
うえで信頼性が得られないという欠点があった。
回路では、マイクロコンピュータから得られるfilj
l、′O″の周期ノ4ルスによってリセットされるタイ
マ回路が必要であり、このタイマ計数回路が構成上大き
な比率を占めていることは勿論、ノイズに弱く、動作の
うえで信頼性が得られないという欠点があった。
本発明によるウォッチドッグタイマ回路は、電源側に一
端の接続された第1の抵抗と接地側だ一端の接続された
第2の抵抗との直列接続により得られる分圧値と、比較
器の出力側から第3の抵抗を介して得られる帰還電圧と
の合成値を第1の基準入力端子に加え、前記電源側、若
しくは前記比較器の出力側に一端の接続された第4の抵
抗と接地側に一端の接続された第1のコンデンサとの直
列接続点に得られる電圧を第2の入力端子に加えて動作
する無安定マルチバイブレータと、入力・2ルス信号を
一端に受ける第2のコンデンサと一端が接地側に接続さ
れた第5の抵抗との直列接続点と、前記第1のコンデン
サと前記第4の抵抗との直列接続点との間にダイオード
を接続した駆動回路とによって構成され、前記入力・ぞ
ルス信号の周期、パルス幅、振幅等の異常な変化に応答
して前記無安定マルチバイブレータの出力側から該異常
の発生を示す信号を検出することを特徴とする。
端の接続された第1の抵抗と接地側だ一端の接続された
第2の抵抗との直列接続により得られる分圧値と、比較
器の出力側から第3の抵抗を介して得られる帰還電圧と
の合成値を第1の基準入力端子に加え、前記電源側、若
しくは前記比較器の出力側に一端の接続された第4の抵
抗と接地側に一端の接続された第1のコンデンサとの直
列接続点に得られる電圧を第2の入力端子に加えて動作
する無安定マルチバイブレータと、入力・2ルス信号を
一端に受ける第2のコンデンサと一端が接地側に接続さ
れた第5の抵抗との直列接続点と、前記第1のコンデン
サと前記第4の抵抗との直列接続点との間にダイオード
を接続した駆動回路とによって構成され、前記入力・ぞ
ルス信号の周期、パルス幅、振幅等の異常な変化に応答
して前記無安定マルチバイブレータの出力側から該異常
の発生を示す信号を検出することを特徴とする。
次に5本発明:′Cよるウォッチドッグタイマ回路につ
いて実施例を挙げ2図面を参照して説明する。
いて実施例を挙げ2図面を参照して説明する。
第1図は本発明による第1の実施例の回路図を示す。こ
の図において、1は異常信号検出回路。
の図において、1は異常信号検出回路。
2は出力回路である。異常信号検出回路1において、I
CIは比較器を示し、この正極性端子には抵抗R3とR
4による分圧された電圧と、出力側から抵抗R5を介し
て得られる帰還電圧との合成値が基準入力として加えら
れる。比較器ICIの負極性端子には、抵抗R2とコン
デンサC2との直列接続点からコンデンサC2の充放電
電圧が加えられる。上記の回路によって、無安定マルチ
・マイブレータが構成される。
CIは比較器を示し、この正極性端子には抵抗R3とR
4による分圧された電圧と、出力側から抵抗R5を介し
て得られる帰還電圧との合成値が基準入力として加えら
れる。比較器ICIの負極性端子には、抵抗R2とコン
デンサC2との直列接続点からコンデンサC2の充放電
電圧が加えられる。上記の回路によって、無安定マルチ
・マイブレータが構成される。
まだ、コンデンサC1,抵抗R1およびダイオードDに
よって上記無安定マルチバイブレータの駆動回路が構成
されている。
よって上記無安定マルチバイブレータの駆動回路が構成
されている。
マイクロコンピュータからの正常稼働状態を示す”1”
、“0″の信号が入力端子INに与えられると、そのパ
ルス周期が予め設定された範囲内にある限り、比較器I
CIの負極性端子には閾値を超えるような充放電電圧は
印加されない。したがって、無安定マルチバイブレータ
は振動を停止しており、比較器rc1の出力端には高レ
ベルが現われている。これに対し、マイクロコンピュー
タが異常となり2例えば、入力・9ルス信号の周期が長
くなると、比較器ICIの負極性端子に加わる電圧が正
極性端子に与えられるスレショルドンペルより大きくな
り、比較器ICIの反転動作によって出力は低レベルと
なる。
、“0″の信号が入力端子INに与えられると、そのパ
ルス周期が予め設定された範囲内にある限り、比較器I
CIの負極性端子には閾値を超えるような充放電電圧は
印加されない。したがって、無安定マルチバイブレータ
は振動を停止しており、比較器rc1の出力端には高レ
ベルが現われている。これに対し、マイクロコンピュー
タが異常となり2例えば、入力・9ルス信号の周期が長
くなると、比較器ICIの負極性端子に加わる電圧が正
極性端子に与えられるスレショルドンペルより大きくな
り、比較器ICIの反転動作によって出力は低レベルと
なる。
出力回路2は、 NAND r” −) IC2、コン
デンサC3,抵抗R6およびインバータIC3からなる
単安定マルチバイブレータにより形成されている。
デンサC3,抵抗R6およびインバータIC3からなる
単安定マルチバイブレータにより形成されている。
異常信号検出回路1の出力が高レベルから低レベルに下
がると、コンデンサC3と抵抗R6の時定柵會寸は低レ
ベルとなる。この低レベル信号は。
がると、コンデンサC3と抵抗R6の時定柵會寸は低レ
ベルとなる。この低レベル信号は。
マイクロコンピュータに一定時間リセット信号として送
られる。
られる。
上記のごとく、マイクロコンピュータが異常状態になる
と、マイクロコンピュータから送られてくる・そルス信
号は、その異常の内容に応じて周期が長くなったシ、高
レベルで停止したり、または低レベルで停止したりして
、無安定マルチ・々イブレータが駆動される。かくして
、出力回路2から得られる異常信号出力によってマイク
ロコンピュータは初期状態に戻され、再スタートされる
。
と、マイクロコンピュータから送られてくる・そルス信
号は、その異常の内容に応じて周期が長くなったシ、高
レベルで停止したり、または低レベルで停止したりして
、無安定マルチ・々イブレータが駆動される。かくして
、出力回路2から得られる異常信号出力によってマイク
ロコンピュータは初期状態に戻され、再スタートされる
。
第2図は2本発明による第2の実施例の回路図を示した
ものである。この例においても、その動作は上記第1の
実施例と本質的に同じであるが。
ものである。この例においても、その動作は上記第1の
実施例と本質的に同じであるが。
回路上の相違するところは異常信号検出回路1′の抵抗
RIOの一端が比較器ICIの出力側に接続されている
点である。以下、第3図および第4図のタイムチャート
を参照して、この実施例の動作について説明する。
RIOの一端が比較器ICIの出力側に接続されている
点である。以下、第3図および第4図のタイムチャート
を参照して、この実施例の動作について説明する。
第2図における入力端子INに第3図に見られるように
パルス周期およびパルス幅の長い異常信号をうけた場合
について説明する。コンデンサC1に入カッ9ルス信号
aが与えられ、コンデンサC2の充放電レベルbが正常
のピッチで充放電を繰返している場合、その電圧は比較
器ICIの正極性入力端子の低スレショルドレベル以下
に保たれ。
パルス周期およびパルス幅の長い異常信号をうけた場合
について説明する。コンデンサC1に入カッ9ルス信号
aが与えられ、コンデンサC2の充放電レベルbが正常
のピッチで充放電を繰返している場合、その電圧は比較
器ICIの正極性入力端子の低スレショルドレベル以下
に保たれ。
比較器ICIの出力Cは高レベルのままである。次に、
入力信号aのパルス周期および・ぞルス幅が長くなると
、コンデンサC2の電圧レベルが高スレショルドレベル
以上に上昇し、比較器ICIの出力は高レベルから低レ
ベルに反転する。この結果、コンデンサC2のレベルは
移行した低スレショルドレベルまで一定時間放電し、比
較器ICIの出力を再び高レベルに戻したのち異常パル
スの立下り点により駆動されて正常の動作に移る。
入力信号aのパルス周期および・ぞルス幅が長くなると
、コンデンサC2の電圧レベルが高スレショルドレベル
以上に上昇し、比較器ICIの出力は高レベルから低レ
ベルに反転する。この結果、コンデンサC2のレベルは
移行した低スレショルドレベルまで一定時間放電し、比
較器ICIの出力を再び高レベルに戻したのち異常パル
スの立下り点により駆動されて正常の動作に移る。
なお、上記の動作中、比較器ICIの出力Cが低レベル
の信号になった時点で、その信号は出力回路2に与えら
れ、−定時間引延ばされてマイクロコンピュータ知リセ
ット信号として送られる。
の信号になった時点で、その信号は出力回路2に与えら
れ、−定時間引延ばされてマイクロコンピュータ知リセ
ット信号として送られる。
第4図は、第2図における入力端子INに入力パルス信
号aとしてパルス波の欠落した異常信号をうけた場合の
各部の動作波形をタイムチャートで示したものである。
号aとしてパルス波の欠落した異常信号をうけた場合の
各部の動作波形をタイムチャートで示したものである。
この場合のコンデンサC2の充放電動作および比較器I
CIの動作も第3図において述べた説明により理解でき
よう。
CIの動作も第3図において述べた説明により理解でき
よう。
以上の説明により明らかなように2本発明によれば、使
用される無安定マルチバイブレータが極めて単純である
ことから経済性が向上し、かつノイズに強いために高い
信頼性が得られる点、その効果は大きい。
用される無安定マルチバイブレータが極めて単純である
ことから経済性が向上し、かつノイズに強いために高い
信頼性が得られる点、その効果は大きい。
第1図は本発明による第1の実施例の回路図。
第2図は本発明による第2の実施例の回路図、第3図お
よび第4図は、それぞれ第2図における実施例の動作を
説明するためのタイムチャートである。 図だおいて、 1 、1’は異常信号検出回路、2は出
力回路、CI 、C2、C3はコンデンサ、R1゜R2
,R3,R4,R5,R6,RIOは抵抗。 Dはダイオード、ICIは比較器、IC2はNAND
)Ia−ト、IC3はインバータである。 代理人(7783)弁理士池田憲保 第1図 第2図 第3図 第4図 □8寺間
よび第4図は、それぞれ第2図における実施例の動作を
説明するためのタイムチャートである。 図だおいて、 1 、1’は異常信号検出回路、2は出
力回路、CI 、C2、C3はコンデンサ、R1゜R2
,R3,R4,R5,R6,RIOは抵抗。 Dはダイオード、ICIは比較器、IC2はNAND
)Ia−ト、IC3はインバータである。 代理人(7783)弁理士池田憲保 第1図 第2図 第3図 第4図 □8寺間
Claims (1)
- 1、電源側に一端の接続された第1の抵抗と接地側に一
端の接続された第2の抵抗との直列接続により得られる
分圧値と、比較器の出力側から第3の抵抗を介して得ら
れる帰還電圧との合成値を第1の基準入力端子に加え、
前記電源側、若しくは前記比較器の出力側に一端の接続
された第4の抵抗と接地側に一端の接続された第1のコ
ンデンサとの直列接続点に得られる電圧を第2の入力端
子に加えて動作する無安定マルチバイブレータと、入力
パルス信号を一端に受ける第2のコンデンサと一端が接
地側に接続された第5の抵抗との直列接続点と、前記第
1のコンデンサと前記第4の抵抗との直列接続点との間
にダイオードを接続した駆動回路とによって構成され、
前記入力パルス信号の周期、パルス幅、振幅等の異常な
変化に応答して前記無安定マルチバイブレータの出力側
から該異常の発生を示す信号を検出することを特徴とす
るウオッチドッグタイマ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61142975A JPS63644A (ja) | 1986-06-20 | 1986-06-20 | ウオツチドツグタイマ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61142975A JPS63644A (ja) | 1986-06-20 | 1986-06-20 | ウオツチドツグタイマ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63644A true JPS63644A (ja) | 1988-01-05 |
Family
ID=15328007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61142975A Pending JPS63644A (ja) | 1986-06-20 | 1986-06-20 | ウオツチドツグタイマ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63644A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0686143U (ja) * | 1993-05-14 | 1994-12-13 | パロマ工業株式会社 | ウォッチドッグ回路 |
WO2018179677A1 (ja) | 2017-03-28 | 2018-10-04 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、電子制御装置の制御方法 |
-
1986
- 1986-06-20 JP JP61142975A patent/JPS63644A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0686143U (ja) * | 1993-05-14 | 1994-12-13 | パロマ工業株式会社 | ウォッチドッグ回路 |
WO2018179677A1 (ja) | 2017-03-28 | 2018-10-04 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、電子制御装置の制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4541050A (en) | Control device for a vehicle | |
JPS59109955A (ja) | プロセツサ自動再始動回路 | |
US5426776A (en) | Microprocessor watchdog circuit | |
JPS63644A (ja) | ウオツチドツグタイマ回路 | |
JP2556156B2 (ja) | 車載用制御装置のマイクロコンピュータ暴走監視装置 | |
JPS6234356Y2 (ja) | ||
JPH0313614B2 (ja) | ||
JPH0143650Y2 (ja) | ||
JPS6225794Y2 (ja) | ||
JPH0219867Y2 (ja) | ||
JPS60258625A (ja) | イニシヤルリセツト回路 | |
JPS58158726A (ja) | マイクロコンピユ−タ用制御装置 | |
JPS63305436A (ja) | マイクロコンピユ−タの出力制御装置 | |
JPS625725Y2 (ja) | ||
KR920005760Y1 (ko) | 전원공급장치 및 중앙처리장치의 오동작 감시회로 | |
JPS5814204A (ja) | マイクロコンピユ−タ制御装置 | |
JP2571090Y2 (ja) | ウォッチドッグ回路 | |
JPS625726Y2 (ja) | ||
JPH0218735B2 (ja) | ||
JPH0453452B2 (ja) | ||
JPH0334689B2 (ja) | ||
JPH0132137Y2 (ja) | ||
JPS60214050A (ja) | マイクロコンピユ−タ暴走検知回路 | |
JPH0132138Y2 (ja) | ||
JPS6249717A (ja) | 電圧検出回路 |