JPS5815473A - Ｄｃモ−タ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、制御信号にエリＩ）　Ｏモータの起ｖＪ１
停止會行なうモータ駆ｉｋＯ回路に於て、　ｉｔＮ制御
信号ＯＮ。

ＯＦＦ切替わりの過渡時に起動回路と停止回路との同時
動作音防止するとともに、モータロック時にはモータフ
ェイルケシステムコントロール装置ｉ１ｆ　［区達し、
モータドライブを停止せしめ、又はモータ巻線ｇＬ流金
絨少させて、焼損を防止する保護回路全備え罠Ｄｏモー
タ駆勧回路に関するものである。

従来、この種駆動回路は、第１図に示すように制御信号
（ＭＴＯ）がｒＴ、ＯＷＪレベルの時、トランジスタ（
Ｑ、）ｒｉＯＮ　（、、モータ＜電ｉカｔｆｆ、ｎ、、
ｇｅｔ。

回転全続ける。又、１ｔｉｌ制御信号（ＭＴＯ）が自（
ＩＧＨＪレベルの時はトランジスタ（Ｑ、）はＯＦＦと
なハ　トランジスタ（Ｑ２）がＯＮし、モータは停止す
る。し。

２）−Ｌ、制御信号（ｔＶＴ　Ｏ）　＋Ｄ　ｒ’ＬＯＷ
Ｊ　Ｖ　ヘ＃　２）−らｒＨＩＧｆＩＪレベルに、父は
ｎ（ＩＧ［−ＩＪレベルかうｒＬＯＷＪレベルへの過寂
時には第２図に示す工うにモータドライブ用トランジス
タ（Ｑ、）と、ブレーキ用トランジスタ（Ｑ２）が同時
にＯＮするタイミングが生ずる。この栢果、トランジス
タ（Ｑ２）全通ってトランジスタ（Ｑ３）ｉＣ’醒踪が
流れ、トランジスタを破壊するという欠陥があつ疋。史
には、モータ駆動中にメカニカルなロックにエリ、モー
タがロックさ′ｌ′１−瓦時。

巻線に起動電流が連続して流れ、モータ巻線等を焼損す
るという欠点があつ７こ。

そこで、この発明はかかる従来の欠陥に鑑み。

モータ制御信号（ＮＴＯ）の０Ｎ１ＯＦＦ切替わり過就
時に於ても、モータドライブ用パワートランジスタと、
ブレーキ用パワートランジスタの動作タイミング？ずら
し、同時［ＯＮするタイミング葡なくして、トランジス
タを成環から防止し、又、メカニカルなロックにエリモ
ータがロックし九時はシステムのコントロール部にモー
タフェイル情報全群え、モータ制御信号（ＭＴＯ）　ｋ
　ＯＦＦ　　とし、或いは電源０１ｉ’Ｆ等の手段會講
じ、モータ巻線等の焼損會防止し、モータ？保護する回
路を備先に駆動回路全提案せんとするものである。

以下、この発明に係る一実施例を添付図面に従って説明
する。第８図は回路図會示すもので、（ＶＭ）は、モー
タＭ及び１ｇ回路用の電源である、（ＭＴＯ）は、モー
タ１ｌｉｉ制御用信号であり、モータ（ロ）は（’ＭＴ
Ｏ）が「ＬＯＷＪレベルでＯＮ　Ｌ、ｒＨｌＧ口」レベ
ルでＯＦＦとなる。（Ｑｌ）及び（Ｑ２）は制御信号イ
ンターフェイス用トランジスタ、（Ｑ３）及び（Ｑ５）
はブレーキ用トランジスタ、（Ｑ、）及び（ｄ６）はド
ライブ用トランジスタである。（ＺＤ）は抵抗（１’ｔ
８）全通じて電源（ＶＭ）に接続されＳ　（ＶＺ）なる
一定電圧全作るツェナダイオードである。父、（Ｐ）は
ポジスタでモータロック時に起ｖＪ電流盆減少せしめる
ものである。更に、（ＦλＩＬ）はポジスタの電圧時下
金システムコントロニル部に伝達するにめの信号である
。

この実施例は、前述の叩き回路構成に係るから。

次の工うな作！１１１１にする。まず、モータの起動は
、制御信号（ＭＴＯ）がｒＬＯＷＪレベルになるとトラ
ンク（Ｑｌ）がＯＦＦとなり、トランジスタ（Ｑ８）が
ＯＮとなる。トランジスタ（Ｑ、）、（Ｑ４）のエミッ
タには（Ｖｚ）なる一定電圧が共通に印加されている罠
め、トランジスタ（Ｑ４）は順方向バイアスとなりＯＮ
する。

一方、トランジスタ（Ｑ、）は逆方向バイアスの瓦めＯ
ＦＦとなる。トランジスタ（Ｑ４）のＯＮＫ工り電源（
ｖＮＯは（Ｒ８）→（Ｑ４）→（Ｒ□□）全経由してト
ランジスタ（Ｑ６）のベース−エミッタ間に印加され、
トランジスタ（Ｑ６）がＯＮ　（、、モータ會起動する
。トランジスタ（Ｑ３）のＯＩ’Ｆ　［工！Ｄトランジ
スタ（Ｑ、）　ｆｌ　ＯＮ　Ｔきずブレーキ回路は作動
しないことになる。次に、モータの停止は、モータ制御
信号（ＭＴＯ）がｒＨｌ、Ｇ用しベルになるとトランジ
スタ（Ｑｌ）がｏＮ　Ｌ％　　）ランジスタ（Ｑ２）　
Ｕ　ＯＦＦとなる。トランジスタ（Ｑ２）のコレクター
エミッタ間電圧（Ｖｃｅ　（Ｑ２））が口（ＩＧ田レベ
ルにエリ、トランジスタ（Ｑ４）のベース−エミッタ間
電圧（Ｖｂｅ　（Ｑ４））が逆方向バイアスになり、Ｏ
ＦＦとなる。一方、トランジスタ（Ｑ３）ベース−エミ
ッタ間電圧（ｖｂｅ（Ｑ、）は順方向バイアスとなる瓦
メＯＮ　Ｌ、、トランジスタ（Ｑ、）　ｉ−ＯＮさせ、
抵抗（−８）を通してモータ巻線全短絡し、ブレーキ動
作となる。上述のｖノ作のタイミングは第４図のタイミ
ングチャートに示す妬く、ツェナダイオード（ＺＤ）に
に工り生ずるツェナ電圧（ＶＺ）（一定電圧）全待件の
異なるＰＮＰ−Ｔｒと、ＮＰＮ−Ｔｒの夫々のエミッタ
に共通に与え、ＰＮＰ−Ｔｒ　　とＮＰＮ−Ｔｒのベー
ス−エミッタ間電圧の違いにエリ特性の異なるトンンジ
スタを同時にＯＮするタイミング？なくして、モータの
ＯＮ、　ＯＦＦ　’ｒ制御できる工うにする回路購成に
し罠。又、モータロック時には、起動電流がモータ巻線
全通じてポジスタ１ｐｌＶｃ流れることにエリポジスタ
ｆＰＩの抵抗１直が大きくなり起動′遊説を酸中させ、
モータ巻線のｌｌ！度上昇ヶ抑えると共Ｃて、ポジスタ
の電圧降下全システムコントロール部に伝達することに
１リモータフエイル全検出できるようになっている。

μ上、この発明は実施例で述ベアｃ工うに、制御信号の
切替え時に、瞬時疋りとも起動回路及び停止回路全同時
に動作すること勿防止できるので、従来の塀き欠陥ｔ−
解消するものであり、Ｃにデリケートな動作を要求する
ｒ）Ｏモータ駆動回路に十分対応し得る極めて高精度回
転磯化を備え罠、しかも、モータロック時でも、焼損？
防止する保護回路上も有する、極めて効果的なモータ駆
動回路である。

【図面の簡単な説明】

第１図は従来型のモータ駆動回路？示す回路構成図、第
２図は同上従来型のモータ駆動回路の作動タイミングチ
ャート、第８図はこの発明に係る一実施例盆示すｌ）　
Ｏモータ駆動回路の回路構成図、第４図は同上一実施例
に於けるモータ駆動回路の動作タイミングチャートであ
る。 符号説明 （ＦＡＩＬ）・・・・・・フェイル１言号　（随・・・
・・・モータ（λＩＴＯ）・・・・・・制御信号　　　
ｆＰｌ・・・・・・ポジスタ（Ｑ、）（Ｑ２）（Ｑρ（
Ｑ４）（Ｑ５）（Ｑ６）・・・・・・トランジスタ（１
ｔ８）（Ｉｔ、、□）（Ｉｔρ・・・・・・抵抗　（、
Ｖｂ　）・・・・・・ベース電圧ｆｖｂｅ）・・・・・
・ベース−エミッタ電圧（Ｖｃｅ）・・・・・・コレク
ターエミッタ電圧（Ｖｚ）・・・・・・ツェナ゛直圧　
　（ＶＭ）・・・・・・電源（Ｚｌ’））・・・・・・
ツェナダイオード特杼出願人　　東限電気株式会社 代理人弁理士　林　　　孝　吉

Claims (1)

1. 【特許請求の範囲】 （ｉｌ　　制御信号に工りＤＯモータの起動、停止全行
   なうモータ駆動回路に於て、上記制御信号の入力端子ケ
   、電源上コレクタに接続しに第１のインターフェイス用
   トランジスタのベースに接続し、史に、この第１のイン
   ターフェイス用トランジスタのコレクタｔ、電源全コレ
   クタに接続し瓦第２のインターフェイス用トランジスタ
   のベースに接続するインターフェイス回路と、更に、上
   記第２のインターフェイス用トランジスタのコレクタに
   は、ＮＰＮタイプの第１のブレーキ用トランジスタのベ
   ースと、ＰＮＰタイプの第１のドライブ用トランジスタ
   のベースとｔ並列にして接続し、この第１のブレーキ用
   トランジスタと、第１のドライブ用トランジスタの大々
   のエミッタには、電源〃為らツェナダイオードを介して
   生ずる一定電圧葡共通に与えて第１のブレーキ用トラン
   ジスタが逆方向バイヤスとなるときは第１のドライブ用
   トランジスタは順方向バイヤスとなる１７１となし、こ
   の第１のブレーキ用トランジスタのコレクタと第２のブ
   レーキ用トランジスタのベースとを接続してモータの停
   止全行なうブレーキ１ｇ回路と、四に、第１のドライブ
   用トランジスタのコレクタと、第２のドライブトランジ
   スタのベースｋ　ａ　ａ　Ｌ、て。 モータの起１１！ｌ］′１！−行なう駆動回路と全具備
   し罠ことｒ特徴とするＤＯモータ駆ｖＪ回路。 （２）制御信号に工りｆ）　０モータの起動、停止全行
   なうモータ駆ａ回路に於て、モータがロックさＢｙｃと
   き、前ｌ己第２のドライブ用トランジスタのコレクタ側
   にポジスタを設け、モータ巻線電ｆｔ會誠少せしめて焼
   損を防止するとともに、モータフェイル信号をシステム
   コントロール装置に云達し、モータドライブ會停止させ
   る保護囲路を設けにことを特徴とするＤ（１モ一タ躯動
   回路。