JPS5815321A - 相補型ｍｏｓ装置の駆動回路 - Google Patents
相補型ｍｏｓ装置の駆動回路Info
- Publication number
- JPS5815321A JPS5815321A JP56174367A JP17436781A JPS5815321A JP S5815321 A JPS5815321 A JP S5815321A JP 56174367 A JP56174367 A JP 56174367A JP 17436781 A JP17436781 A JP 17436781A JP S5815321 A JPS5815321 A JP S5815321A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- circuit
- high voltage
- low voltage
- voltage input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 title claims description 52
- 230000003071 parasitic effect Effects 0.000 claims description 25
- 230000005669 field effect Effects 0.000 claims description 20
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 8
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発゛明は、相補型ＭＯ３回路に関し、詳述すれば、電
圧を印加すると寄生ダイオードによる溶融により、相補
型ＭＯ８回路が不作動になるのを防ぐ手段に関する。
圧を印加すると寄生ダイオードによる溶融により、相補
型ＭＯ８回路が不作動になるのを防ぐ手段に関する。
大部分の相補型ＭＯ８回路では、供給電圧の入力端が２
つ以上ある。例えば、典型的なレベルシフターにおいて
は、５ボルトと１５ボルトの対地電圧が必要である。こ
のような回路の製造にあたって、寄生ダイオード、特に
、サイリスター形寄生ダイオードが形成されるのを防が
なければならないものの、それがどうしても避けられな
いのが実情である。
つ以上ある。例えば、典型的なレベルシフターにおいて
は、５ボルトと１５ボルトの対地電圧が必要である。こ
のような回路の製造にあたって、寄生ダイオード、特に
、サイリスター形寄生ダイオードが形成されるのを防が
なければならないものの、それがどうしても避けられな
いのが実情である。
相補型ＭＯ５回路を入力部と出力部とに分けている場合
、出力部は、通常、入力部への供給電圧よシも高い正電
圧が供給されるようになっているとともに、寄生ダイオ
ードのアノードは、それよシも低い正電圧源と接続され
ている。
、出力部は、通常、入力部への供給電圧よシも高い正電
圧が供給されるようになっているとともに、寄生ダイオ
ードのアノードは、それよシも低い正電圧源と接続され
ている。
このような回路に電圧を印加すると、それがたまたま寄
生ダイオードのアノードに印加されれば、ダイオードが
溶融（破裂）して、相補型ＭＯ５回路に損傷を与えるこ
とになる。
生ダイオードのアノードに印加されれば、ダイオードが
溶融（破裂）して、相補型ＭＯ５回路に損傷を与えるこ
とになる。
１９８０年６月２４日付で特許になった米国特許第４，
２０９，７１３号公報には、このような寄生ダイオード
のサイリスター形導通効果を除くだめの回路が開示され
ている。抵抗を代表的な一例とするノイズ吸収手段が、
相補型ＭＯ８回路のソース電極と、外部電源の正極端と
の間に接続されている。
２０９，７１３号公報には、このような寄生ダイオード
のサイリスター形導通効果を除くだめの回路が開示され
ている。抵抗を代表的な一例とするノイズ吸収手段が、
相補型ＭＯ８回路のソース電極と、外部電源の正極端と
の間に接続されている。
しかしながら、相補型ＭＯ８集積回路においては、適当
な抵抗値を有する抵抗を製造することは難しく、従って
、コストが高くつく。しかも、抵抗を使えば、外部電源
からの全電圧が、回路における相補型ＭＯ３装置に印加
されなくなる。
な抵抗値を有する抵抗を製造することは難しく、従って
、コストが高くつく。しかも、抵抗を使えば、外部電源
からの全電圧が、回路における相補型ＭＯ３装置に印加
されなくなる。
従って、本発明は、ダイオードのアノードに供給される
電圧が、それより高い正電圧がダイオードのカソードに
供給された後のみに供給されるようにして、回路を前述
の態様で起る溶融から安全な状態に保護するための手段
を有する相補型■発註路を供するのを目的とするもので
ある。ここでは、抵抗は用いていない。
電圧が、それより高い正電圧がダイオードのカソードに
供給された後のみに供給されるようにして、回路を前述
の態様で起る溶融から安全な状態に保護するための手段
を有する相補型■発註路を供するのを目的とするもので
ある。ここでは、抵抗は用いていない。
概し°て、本発明は、接地電圧に対して高電圧と低電圧
の入力端を有し、少くとも１つの寄生ダイオードのアノ
ードが低電圧入力端への回路に、また、カソードが高電
圧入力端への回路に接続された相補型ＭＯ５集積回路と
、高電圧入力端を回路に接続するだめの導電路と、ソー
スとドレインのいづれかが低電圧入力端に、また、他方
が集積回路に、そして、ゲートが高電圧入力端に接続さ
れている電界効果トランジスターにある。
の入力端を有し、少くとも１つの寄生ダイオードのアノ
ードが低電圧入力端への回路に、また、カソードが高電
圧入力端への回路に接続された相補型ＭＯ５集積回路と
、高電圧入力端を回路に接続するだめの導電路と、ソー
スとドレインのいづれかが低電圧入力端に、また、他方
が集積回路に、そして、ゲートが高電圧入力端に接続さ
れている電界効果トランジスターにある。
ことに、本発明は、２つの異った電圧供給源を要する相
補型ＭＯ８集積回路と、高電圧を回路に印加する手段と
、低電圧源を回路に接続するために高電圧源からの高電
圧の印加を可能にするスイッチ手段である。
補型ＭＯ８集積回路と、高電圧を回路に印加する手段と
、低電圧源を回路に接続するために高電圧源からの高電
圧の印加を可能にするスイッチ手段である。
特に、本発明は、低電圧源に接続される低電圧入力端を
有する入力部と、高電圧源に接続される高電圧入力端を
有する出力部とを有し、かつ、アノードが低電圧入力端
への回路に、カソードが高電圧入力端への回路に接続さ
れた寄生サイリスタ一手段を有する相補型ＭＯ５集積回
路と、高電圧を高電圧入力端に印加する導′直路と、高
電圧の印加によシ作動して、低電圧源を低電圧入力端に
接続する相補型ＭＯＳスイッチ手段である。
有する入力部と、高電圧源に接続される高電圧入力端を
有する出力部とを有し、かつ、アノードが低電圧入力端
への回路に、カソードが高電圧入力端への回路に接続さ
れた寄生サイリスタ一手段を有する相補型ＭＯ５集積回
路と、高電圧を高電圧入力端に印加する導′直路と、高
電圧の印加によシ作動して、低電圧源を低電圧入力端に
接続する相補型ＭＯＳスイッチ手段である。
尚、本明細書にて用いる「寄生ダイオード」なる用１悟
は、一方向導電性を示す全てのソリッドステート形寄生
素子を含むものであって、寄生サイリスターもその中に
含まれるものと解すべきである。
は、一方向導電性を示す全てのソリッドステート形寄生
素子を含むものであって、寄生サイリスターもその中に
含まれるものと解すべきである。
また、「２つの異った電圧Ｊまたは「高電圧と低電圧」
とは、別々の電源から供給される夫々の電圧を意味する
ばかりではなくて、例えば、受動抵抗式分圧器、異った
充電速度にて充電される異ったコンデンサーの如きのダ
イナミック的に分割され得る電源の如きの唯一の電源か
ら供給される、接地電圧または共通電圧に対して互いに
レベルの異った電位をも意味するものである。
とは、別々の電源から供給される夫々の電圧を意味する
ばかりではなくて、例えば、受動抵抗式分圧器、異った
充電速度にて充電される異ったコンデンサーの如きのダ
イナミック的に分割され得る電源の如きの唯一の電源か
ら供給される、接地電圧または共通電圧に対して互いに
レベルの異った電位をも意味するものである。
以後、添付図面を参照しながら、本発明の実施例を詳述
する。
する。
第１図は、本発明により解消される問題点を有する回路
のブロック図であり、第２図は、本発明による回路のブ
ロック図である。
のブロック図であり、第２図は、本発明による回路のブ
ロック図である。
レベル回路の如きの典型的な相補型ＭＯ５回路は入力回
路部１と出力回路部２とから構成されているものとして
図示されている。入力端子Ａは入力口“終部ｌに、まだ
、出力線Ｙは出力回路部２に夫々接続されている。例え
ば＋５ボルトの供給電圧ＶＤＤＩと、例えば＋１５ボル
トの供給電圧ＶＤＤ。
路部１と出力回路部２とから構成されているものとして
図示されている。入力端子Ａは入力口“終部ｌに、まだ
、出力線Ｙは出力回路部２に夫々接続されている。例え
ば＋５ボルトの供給電圧ＶＤＤＩと、例えば＋１５ボル
トの供給電圧ＶＤＤ。
とは、夫々、入力回路部１と出力回路部２に供給される
ようになっている。負端子ないし接地端子■ｓｓは、入
力回路部１と出力回路部２の両方に接続されている。
ようになっている。負端子ないし接地端子■ｓｓは、入
力回路部１と出力回路部２の両方に接続されている。
このような回路を製造している時に、寄生ダイオード３
が形成されるのが普通であシ、そのダイオードのアノー
ドとカソードとは、夫々、入力回路部ｌの低電圧入力端
と出力回路部の高電圧内力端に接続されている。
が形成されるのが普通であシ、そのダイオードのアノー
ドとカソードとは、夫々、入力回路部ｌの低電圧入力端
と出力回路部の高電圧内力端に接続されている。
そこで゛、このような構成の相補型ＭＯ８回路に電力を
印加すると、高電圧と低電圧とが同時に供給される。通
常の状況においては、高電圧■ＤＤｏの供給が低電圧Ｖ
ＤＤＩの供給よりも積極的に行なわれて、ダイオード３
を逆バイアスするから、ダイオード３は、回路に設けら
れていないようなものである。
印加すると、高電圧と低電圧とが同時に供給される。通
常の状況においては、高電圧■ＤＤｏの供給が低電圧Ｖ
ＤＤＩの供給よりも積極的に行なわれて、ダイオード３
を逆バイアスするから、ダイオード３は、回路に設けら
れていないようなものである。
ところが、時として、低電圧ＶＤＤＩの方が高電圧ＶＤ
ＤＯよりも高速にて上昇する。即ち、高電圧Ｖ ＤＤＯ
が一定値に達するまでの有限時間にわたって供給される
ので、両電圧の競合状態が起る。このような状況のもと
では、ダイオード３は少くとも一時的に順方向にバイア
スされて大量の電流を流すとともに、「破裂」する、即
ち、溶融により回路を開く、または、ラッチアップ状態
を起す。
ＤＯよりも高速にて上昇する。即ち、高電圧Ｖ ＤＤＯ
が一定値に達するまでの有限時間にわたって供給される
ので、両電圧の競合状態が起る。このような状況のもと
では、ダイオード３は少くとも一時的に順方向にバイア
スされて大量の電流を流すとともに、「破裂」する、即
ち、溶融により回路を開く、または、ラッチアップ状態
を起す。
それに伴って発生する熱と一時的な電流によシ、相補型
ＭＯ５集積回路が損傷を受けるか、または、破壊される
。
ＭＯ５集積回路が損傷を受けるか、または、破壊される
。
第２図は、本発明により改変した第１図の回路を示すも
のであって、寄生ダイオード３のアノードに接続されて
いた電源が、相補型ＭＯ５電界効果トランジスター４の
ソース−ドレイン回路を介して入力部１の低電圧入力端
に接続されている。他方では、相補型ＭＯ８電界効果ト
ランジスター４のゲートは、ダイオード３のカソードに
接続されている高電圧入力端に接続されている。従って
、電界効果トランジスター４は、スイッチとして作用す
るのである。
のであって、寄生ダイオード３のアノードに接続されて
いた電源が、相補型ＭＯ５電界効果トランジスター４の
ソース−ドレイン回路を介して入力部１の低電圧入力端
に接続されている。他方では、相補型ＭＯ８電界効果ト
ランジスター４のゲートは、ダイオード３のカソードに
接続されている高電圧入力端に接続されている。従って
、電界効果トランジスター４は、スイッチとして作用す
るのである。
使用時においては、低電圧ＶＤＤＩと高電圧”ＤＤＯと
が通常の方法により集積回路に印加される。しかし、電
界効果トランジスター４のソース−ドレイン回路は、そ
のゲートに電圧が印加されない限り開いているので、そ
して、高電圧ｖＤＤｏが印加されて電界効果トランジス
ター４が始めて導°通ずるようになっているので、この
ように導通されると、低電圧ＶＤＤＩは入力回路部１に
供給され、ダイオード３のアノードにも供給される。従
って、回路は、ダイオード３が破裂するような状況から
守られているのである。高電圧ｖＤＤｏが低電圧ＶＤＤ
Ｉよりも積極的（ｐｏｓｉｔｉｖｅ）でなくなった場合
、電界効果トランジスター４は不導通になって、寄生ダ
イオード３のアノードがそのカソードよりも積極的（ｐ
ｏｓｉｔｉｖｅ）になるのを防ぐ。
が通常の方法により集積回路に印加される。しかし、電
界効果トランジスター４のソース−ドレイン回路は、そ
のゲートに電圧が印加されない限り開いているので、そ
して、高電圧ｖＤＤｏが印加されて電界効果トランジス
ター４が始めて導°通ずるようになっているので、この
ように導通されると、低電圧ＶＤＤＩは入力回路部１に
供給され、ダイオード３のアノードにも供給される。従
って、回路は、ダイオード３が破裂するような状況から
守られているのである。高電圧ｖＤＤｏが低電圧ＶＤＤ
Ｉよりも積極的（ｐｏｓｉｔｉｖｅ）でなくなった場合
、電界効果トランジスター４は不導通になって、寄生ダ
イオード３のアノードがそのカソードよりも積極的（ｐ
ｏｓｉｔｉｖｅ）になるのを防ぐ。
尚、電界効果トランジスター４は好ましくは、相補型Ｍ
Ｏ５回路の構成部品と共に同一チップ上に形成するのが
望ましく、そのため、トランジスター４を相補型ＭＯ５
電界効果トランジスターとして説明したが、電界効果ト
ランジスター４を以って利用しようとするものは、その
スイッチとしての機能である。従って、技術の進歩がこ
れからも行なわれるに従って、或いは、その曲の用途に
おいては、電界効果トランジスターにとって代るスイッ
チ素子が使われるようになることもあり得る。
Ｏ５回路の構成部品と共に同一チップ上に形成するのが
望ましく、そのため、トランジスター４を相補型ＭＯ５
電界効果トランジスターとして説明したが、電界効果ト
ランジスター４を以って利用しようとするものは、その
スイッチとしての機能である。従って、技術の進歩がこ
れからも行なわれるに従って、或いは、その曲の用途に
おいては、電界効果トランジスターにとって代るスイッ
チ素子が使われるようになることもあり得る。
第３図は、よく知られた構成の典型的な相補型ＭＯＳレ
ベルシフター回路５を示したものである。
ベルシフター回路５を示したものである。
この回路５には、出力回路部７に接続された入力回路部
６がある。低電圧ＶＤＤＩは、低電圧入力端８を介して
入力回路部６に、また、高電圧ｖＤＤ。
６がある。低電圧ＶＤＤＩは、低電圧入力端８を介して
入力回路部６に、また、高電圧ｖＤＤ。
は高電圧入力端９を介して出力回路部７に供給されるよ
うになっている。
うになっている。
本発明によれば、相補型ＭＯ８電界効果トランジスター
４のソース−ドレイン回路（極性については回路に合せ
る）は、低電圧入力端８と低電圧源に、また、そのゲー
トは高電圧源に接続されている。
４のソース−ドレイン回路（極性については回路に合せ
る）は、低電圧入力端８と低電圧源に、また、そのゲー
トは高電圧源に接続されている。
集積回路に低電圧ＶＤＤＩと高電圧ＶＤＤＯとをどのよ
うなシーケンスで供給しようとも、高電圧ｖＤＤｏを−
たん供給してやると、トランジスター４は導通する。そ
の後、低電圧源からの低電圧ＶＤＤＩが低電圧入力端８
に供給されるが、高電圧ＶＤＤＯがトランジスター４の
ゲートに供給される前に低電圧が低電圧入力端８に供給
されるようなことがないのは明らかである。電圧の競合
状態においては、トランジスター４は、そのゲートの電
圧がしきい値に達することにより高電圧ｖＤＤｏが低電
圧ＶＤＤＩよシも積極的になった時のみ、導通する。従
って、高電圧ＶＤＤＯは、入力端８における電圧よりも
常に高電圧である。
うなシーケンスで供給しようとも、高電圧ｖＤＤｏを−
たん供給してやると、トランジスター４は導通する。そ
の後、低電圧源からの低電圧ＶＤＤＩが低電圧入力端８
に供給されるが、高電圧ＶＤＤＯがトランジスター４の
ゲートに供給される前に低電圧が低電圧入力端８に供給
されるようなことがないのは明らかである。電圧の競合
状態においては、トランジスター４は、そのゲートの電
圧がしきい値に達することにより高電圧ｖＤＤｏが低電
圧ＶＤＤＩよシも積極的になった時のみ、導通する。従
って、高電圧ＶＤＤＯは、入力端８における電圧よりも
常に高電圧である。
一部般に、アノードが入力端８への回路に、また、カソ
ードが入力端９への回路に夫々接続されている。寄生サ
イリスターを含む全ての寄生ダイオードは、前述の回路
構成により順方向にバイアスされることはあり得ないの
で、回路を保護することが出来るのである。
ードが入力端９への回路に夫々接続されている。寄生サ
イリスターを含む全ての寄生ダイオードは、前述の回路
構成により順方向にバイアスされることはあり得ないの
で、回路を保護することが出来るのである。
本発明の原理を理解し得る人なら、その他の実施例ない
し変形を思いつくことが出来るであろうが、これらは全
て、本発明の範囲から逸脱しない限り、本発明に含まれ
るべきである。
し変形を思いつくことが出来るであろうが、これらは全
て、本発明の範囲から逸脱しない限り、本発明に含まれ
るべきである。
第１図は、本発明が解消しようとする問題点を有する回
路のブロック図、第２図は、本発明による回路のブロッ
ク図、第３図は、本発明を利用しだ相補型ＭＯ５回路の
概略図である。 。 １・・・・・・入力回路部、 ２・・・・・・出力回
路部３・・・・・・寄生ダイオード、 ４・・・・・・
電界効果トランジスター、 ８・・・・・・低電圧入
力端、 ９・・・・・・高電圧入力端。 特許出願人 ミテル・コーポレーション代理人弁理士
青 山 葆 ほか２名ｖｏｏｒ Ｖ
ｏｏ。 第３図 手続補正書 昭和５７年８月５日 特許庁長官 殿 １、事件の表示 昭和５６年特許願第 １７４３６７ 号２、発明の
名称 保護回路付き相補型ＭＯ８回路装置および相補型ＭＯ８
集積回路 ３、補正をする者 事件との関係 特許出願人 ７、補正の内容 ■、願書中次の個所を訂正します。 発明の名称の欄 ■、明細書中次の個所を訂正します。 戊発明の名称の欄 発明の名称「相補型ＭＯ３装置の駆動回路」を１保護回
路付き相補型ＭＯ５回路装置および相補型ＭＯ５集積回
路」と訂正します。 Ｂ、特許請求の範囲の欄 特許請求の範囲を別紙の通り訂正します。 ■１図面中第２図を別紙の通り訂正します。 以 上 特許請求の範囲 「１）２つの異った電圧の供給を要する相補型ＭＯ５集
積回路と、高電圧供給端を上記相補型竺２５集積回路に
接続する手段と、ソースとドレインのいづれか一方が低
電圧供給端に、他方が上記高電圧供給端に接続している
電界効果トランジスターとの組合せよりなる保護回路付
き相補型ＭＯ５回路装置。 ２）２つの異った電圧の供給を要する相補型ＭＯ８に供
給する手段と、高電圧の印加により作動して、低電圧源
と上記相補型ＭＯ５集積回路とを接続するスイッチ手段
との組合せよりなる保護回路付き相補型ＭＯ５回路装置
。 ３）高電圧入力端と低電圧入力端とを有し、高電圧と低
電圧の供給が夫々の高電圧入力端と低電圧入力端に対し
てなされることを要するとともに、アノードが低電圧入
力端への回路に、また、カン（１） 一ドカ偽電圧入力端への回路に接続されている寄生ダイ
オードを含む相補型ＭＯ８集積回路と、高電圧源を高電
圧入力端に接続する手段と、ソースとドレインのいづれ
か一方を低電圧源に、また、他方を高低電圧入力端に、
そして、ゲートを高電圧入力端に接続する手段を含む相
補型ＭＯ’Ｓ電界効果トランジスターとの組合せよりな
る保護回路付き相補型ＭＯ５回路装置。 ４）高電圧入力端と低電圧入力端とを有し、高電圧と低
電圧の供給が夫々の高電圧入力端と低電圧入力端に対し
てなされることを要するとともに、アノードが低電圧入
力端への回路に、また、カソードが高電圧入力端への回
路に接続されている寄生ダイオードを含む相補型ＭＯ５
集積回路において、高電圧が高低圧入力端番こ印加され
ると作動して、低電圧の低電圧入力端への供給を許容す
る相補型ＭＯＳスイッチ手段を設けたことよりなる堡工
護回路付き相補型ＭＯ５回路装置。 ５）高電圧入力端と低電圧入力端とを有し、高電圧と低
電圧の供給が夫々の高電圧入力端と低電圧入力端に対し
てなされることを要するとともに、アノードが低電圧入
力端への回路に、また、カソードが高電圧入力端への回
路に接続されている寄生ダイオードを含むとともに、高
電圧を高電圧入力端に印加する手段と、高電圧が印加さ
れると作動して、低電圧を回路に供給するスイッチ手段
をも有することよりなる相補型ＭＯ５集積回路。 ６）低電位源と接続される低電位入力端を有する入力回
路部と、高電位源と接続される高電位入力端を有する出
力回路部とを要し、アノードが低電位入力端への回路に
、また、カソードが高電位入力端への回路に接続されて
いる寄生サイリスタ一手段を有するものであって、高電
位を高電位入力端に印加する手段と、高電位の印加によ
り作動して、低電位を低電位入力端に供給させる相補型
ＭＯＳスイッチ手段をも有することよりなる相補型ＭＯ
５集積回路。 ７）特許請求の範囲第（６）項に記載の相補型ＭＯ５集
積回路であって、前記スイッチ手段が、ソース−ドレイ
ン間の回路が低電位入力端と低電位源との間に挿入され
、かっ、ゲートが高電位源に接続されている電界効果ト
ランジスターであることを特徴とする相捕型ＭＯ８集積
回路。」 −
路のブロック図、第２図は、本発明による回路のブロッ
ク図、第３図は、本発明を利用しだ相補型ＭＯ５回路の
概略図である。 。 １・・・・・・入力回路部、 ２・・・・・・出力回
路部３・・・・・・寄生ダイオード、 ４・・・・・・
電界効果トランジスター、 ８・・・・・・低電圧入
力端、 ９・・・・・・高電圧入力端。 特許出願人 ミテル・コーポレーション代理人弁理士
青 山 葆 ほか２名ｖｏｏｒ Ｖ
ｏｏ。 第３図 手続補正書 昭和５７年８月５日 特許庁長官 殿 １、事件の表示 昭和５６年特許願第 １７４３６７ 号２、発明の
名称 保護回路付き相補型ＭＯ８回路装置および相補型ＭＯ８
集積回路 ３、補正をする者 事件との関係 特許出願人 ７、補正の内容 ■、願書中次の個所を訂正します。 発明の名称の欄 ■、明細書中次の個所を訂正します。 戊発明の名称の欄 発明の名称「相補型ＭＯ３装置の駆動回路」を１保護回
路付き相補型ＭＯ５回路装置および相補型ＭＯ５集積回
路」と訂正します。 Ｂ、特許請求の範囲の欄 特許請求の範囲を別紙の通り訂正します。 ■１図面中第２図を別紙の通り訂正します。 以 上 特許請求の範囲 「１）２つの異った電圧の供給を要する相補型ＭＯ５集
積回路と、高電圧供給端を上記相補型竺２５集積回路に
接続する手段と、ソースとドレインのいづれか一方が低
電圧供給端に、他方が上記高電圧供給端に接続している
電界効果トランジスターとの組合せよりなる保護回路付
き相補型ＭＯ５回路装置。 ２）２つの異った電圧の供給を要する相補型ＭＯ８に供
給する手段と、高電圧の印加により作動して、低電圧源
と上記相補型ＭＯ５集積回路とを接続するスイッチ手段
との組合せよりなる保護回路付き相補型ＭＯ５回路装置
。 ３）高電圧入力端と低電圧入力端とを有し、高電圧と低
電圧の供給が夫々の高電圧入力端と低電圧入力端に対し
てなされることを要するとともに、アノードが低電圧入
力端への回路に、また、カン（１） 一ドカ偽電圧入力端への回路に接続されている寄生ダイ
オードを含む相補型ＭＯ８集積回路と、高電圧源を高電
圧入力端に接続する手段と、ソースとドレインのいづれ
か一方を低電圧源に、また、他方を高低電圧入力端に、
そして、ゲートを高電圧入力端に接続する手段を含む相
補型ＭＯ’Ｓ電界効果トランジスターとの組合せよりな
る保護回路付き相補型ＭＯ５回路装置。 ４）高電圧入力端と低電圧入力端とを有し、高電圧と低
電圧の供給が夫々の高電圧入力端と低電圧入力端に対し
てなされることを要するとともに、アノードが低電圧入
力端への回路に、また、カソードが高電圧入力端への回
路に接続されている寄生ダイオードを含む相補型ＭＯ５
集積回路において、高電圧が高低圧入力端番こ印加され
ると作動して、低電圧の低電圧入力端への供給を許容す
る相補型ＭＯＳスイッチ手段を設けたことよりなる堡工
護回路付き相補型ＭＯ５回路装置。 ５）高電圧入力端と低電圧入力端とを有し、高電圧と低
電圧の供給が夫々の高電圧入力端と低電圧入力端に対し
てなされることを要するとともに、アノードが低電圧入
力端への回路に、また、カソードが高電圧入力端への回
路に接続されている寄生ダイオードを含むとともに、高
電圧を高電圧入力端に印加する手段と、高電圧が印加さ
れると作動して、低電圧を回路に供給するスイッチ手段
をも有することよりなる相補型ＭＯ５集積回路。 ６）低電位源と接続される低電位入力端を有する入力回
路部と、高電位源と接続される高電位入力端を有する出
力回路部とを要し、アノードが低電位入力端への回路に
、また、カソードが高電位入力端への回路に接続されて
いる寄生サイリスタ一手段を有するものであって、高電
位を高電位入力端に印加する手段と、高電位の印加によ
り作動して、低電位を低電位入力端に供給させる相補型
ＭＯＳスイッチ手段をも有することよりなる相補型ＭＯ
５集積回路。 ７）特許請求の範囲第（６）項に記載の相補型ＭＯ５集
積回路であって、前記スイッチ手段が、ソース−ドレイ
ン間の回路が低電位入力端と低電位源との間に挿入され
、かっ、ゲートが高電位源に接続されている電界効果ト
ランジスターであることを特徴とする相捕型ＭＯ８集積
回路。」 −
Claims (1)
- 【特許請求の範囲】 １）２つの異った電圧の供給を要する相補型ＭＯ５集積
回路と、高電圧供給端を回路に接続する手段と、ソース
とドレインのいづれか一方が低電圧供給端に、他方が前
記回路に、そして、ゲートが高電圧供給端に接続してい
る電界効果トランジスターとの組合せよシなる回路装置
。 ２）２つの異った電圧の供給を要する相補型ＭＯ５集積
回路と、高電圧を回路に供給する手段と、高電圧の印加
により作動して１．低電圧源と回路とを接続するスイッ
チ手段との組合せよりなる回路装置。 ３）高電圧入力端と低電圧入力端とを有し、高電圧と低
電圧の供給が夫々の高電圧入力端と低電圧入力端に対し
てなされることを要するとともに、アノードが低電圧入
力端への回路に、また、カソードが高電圧入力端への回
路に接続されている寄生ダイ°オードを含む相補型ＭＯ
８集積回路と、高電圧源を高電圧入力端に接続する手段
と、ソースとドレインのいづれか一方を低電圧源に、ま
た、他方を高低電圧入力端に、そして、ゲートを高電圧
入力端に接続する手段を含む相補型ＭＯ５電界効果トラ
ンジスターとの組合せよりなる回路装置。 ４）高電圧入力端と低電圧入力端とを有し、高電圧と低
電圧の供給が央々の高電圧入力端と低電圧入力端に対し
てなされることを要するとともに、アノードが低電圧入
力端への回路に、また、カソードが高電圧入力端への回
路に接続されている寄生ダ”イオードを含む相補型ＭＯ
５集積回路において、・高電圧が高電圧入力端に印加さ
れると作動して、低電圧の低電圧入力端への供給を許容
する相補型ＭＯＳスイッチ手段を設けたことよりなる回
路装置。 ５）高電圧入力端と低電圧入力端とを有し、高電圧と低
電圧の供給が夫々の高電圧入力端と低電圧入力端に対し
てなされることを要するとともに、アノ−Ｆが低電圧入
力端への回路に、また、カソードが高電圧入力端への回
路に接続されている寄生ダイオードを含むとともに、高
電圧を高電圧入力端に印加する手段と、高電圧が印加さ
れると作動して、低電圧を回路に供給するスイッチ手段
をも有することよりなる相補型ＭＯ８集積回路。 ６）低電位源と接続される低電位入力端を有する入力回
路部と、高電位源と接続される高電位入力端を有する出
力回路部とを要し、アノードが低電位入力端への回路に
、また、カソードが高電位入力端５の回路に接続されて
いる寄生サイリスタ一手段を有するものであって、高電
位を高電位入力端に印加する手段と、高電位の印加によ
り作動して、低電位を低電位入力端に供給させる相補型
ＭＯＳスイッチ手段をも有することよりなる相補型ＭＯ
８集積回路。 ７）特許請求の範囲第（６ン項に記載のものであって、
前記スイッチ手段が、ソース−ドレイン間の回路が低電
位入力端と低電位源との間に挿入され、がっ、ゲートが
高電位源に接続されている電界効果トランジスターであ
ることを特徴とする集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA381955 | 1981-07-17 | ||
| CA000381955A CA1175503A (en) | 1981-07-17 | 1981-07-17 | Cmos turn-on circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5815321A true JPS5815321A (ja) | 1983-01-28 |
Family
ID=4120458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56174367A Pending JPS5815321A (ja) | 1981-07-17 | 1981-10-29 | 相補型ｍｏｓ装置の駆動回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4441035A (ja) |
| JP (1) | JPS5815321A (ja) |
| CA (1) | CA1175503A (ja) |
| DE (1) | DE3147870C2 (ja) |
| FR (1) | FR2509932A1 (ja) |
| GB (1) | GB2103897A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033734A (ja) * | 1983-08-05 | 1985-02-21 | Nec Corp | レベルシフト回路 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60694A (ja) * | 1983-06-15 | 1985-01-05 | Hitachi Ltd | 半導体メモリ |
| US4717840A (en) * | 1986-03-14 | 1988-01-05 | Western Digital Corporation | Voltage level sensing power-up reset circuit |
| US4791317A (en) * | 1986-09-26 | 1988-12-13 | Siemens Aktiengesellschaft | Latch-up protection circuit for integrated circuits using complementary mos circuit technology |
| US4791316A (en) * | 1986-09-26 | 1988-12-13 | Siemens Aktiengesellschaft | Latch-up protection circuit for integrated circuits using complementary MOS circuit technology |
| JPH07105448B2 (ja) * | 1988-03-14 | 1995-11-13 | 日本電気株式会社 | Ｍｏｓ型集積回路 |
| CA1314946C (en) * | 1989-02-01 | 1993-03-23 | Colin Harris | Protection of analog reference and bias voltage inputs |
| JP2778199B2 (ja) * | 1990-04-27 | 1998-07-23 | 日本電気株式会社 | 内部降圧回路 |
| KR920009078A (ko) * | 1990-10-15 | 1992-05-28 | 김광호 | 이중전압원 인터페이스회로 |
| ATE139875T1 (de) * | 1992-09-16 | 1996-07-15 | Siemens Ag | Cmos-pufferschaltung |
| US5391940A (en) * | 1993-10-20 | 1995-02-21 | Hewlett-Packard Corporation | Pad driver circuit with powered down device protection |
| EP0782268B1 (en) * | 1995-12-29 | 2002-04-24 | STMicroelectronics S.r.l. | Supply voltages switch circuit |
| DE19603008A1 (de) * | 1996-01-27 | 1997-07-31 | Alcatel Mobile Comm Deutsch | Schutzschaltung zum Einschalten verschieden großer Versorgungspannungen für eine hybride Schaltungsanordnung |
| FR2872630B1 (fr) * | 2004-07-01 | 2006-12-01 | St Microelectronics Sa | Circuit integre tolerant au phenomene de verrouillage |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148491A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Semiconductor integrated circuit |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US27972A (en) * | 1860-04-24 | Johan deckelmann axd f | ||
| JPS549040B1 (ja) * | 1970-11-25 | 1979-04-20 | ||
| US3801831A (en) * | 1972-10-13 | 1974-04-02 | Motorola Inc | Voltage level shifting circuit |
| US3895239A (en) * | 1973-12-26 | 1975-07-15 | Motorola Inc | MOS power-on reset circuit |
| US4209713A (en) * | 1975-07-18 | 1980-06-24 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated |
| US4039869A (en) * | 1975-11-28 | 1977-08-02 | Rca Corporation | Protection circuit |
| JPS5951071B2 (ja) * | 1976-02-09 | 1984-12-12 | 日本電気株式会社 | メモリ保護回路 |
| US4057844A (en) * | 1976-06-24 | 1977-11-08 | American Microsystems, Inc. | MOS input protection structure |
| CA1079804A (en) * | 1977-03-14 | 1980-06-17 | Ibm Canada Limited - Ibm Canada Limitee | Voltage sequencing circuit for sequencing voltage to an electrical device |
| JPS5635453A (en) * | 1979-08-29 | 1981-04-08 | Mitsubishi Electric Corp | Reverse connection protecting device for mos type ic |
| US4366560A (en) * | 1980-09-22 | 1982-12-28 | Motorola, Inc. | Power down detector |
| US4353105A (en) * | 1980-12-08 | 1982-10-05 | National Semiconductor Corporation | CMOS Latch-up protection circuit |
-
1981
- 1981-07-17 CA CA000381955A patent/CA1175503A/en not_active Expired
- 1981-10-05 US US06/308,414 patent/US4441035A/en not_active Expired - Fee Related
- 1981-10-29 JP JP56174367A patent/JPS5815321A/ja active Pending
- 1981-12-03 DE DE3147870A patent/DE3147870C2/de not_active Expired
-
1982
- 1982-03-19 FR FR8205260A patent/FR2509932A1/fr active Pending
- 1982-06-24 GB GB08218315A patent/GB2103897A/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148491A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Semiconductor integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033734A (ja) * | 1983-08-05 | 1985-02-21 | Nec Corp | レベルシフト回路 |
| JPH0362053B2 (ja) * | 1983-08-05 | 1991-09-24 | Nippon Electric Co |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2103897A (en) | 1983-02-23 |
| CA1175503A (en) | 1984-10-02 |
| FR2509932A1 (fr) | 1983-01-21 |
| DE3147870C2 (de) | 1985-02-21 |
| US4441035A (en) | 1984-04-03 |
| DE3147870A1 (de) | 1983-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4930036A (en) | Electrostatic discharge protection circuit for an integrated circuit | |
| US3636385A (en) | Protection circuit | |
| US5559659A (en) | Enhanced RC coupled electrostatic discharge protection | |
| US5034845A (en) | Integrated circuit apparatus including static electricity protection circuit | |
| US5333093A (en) | Protection apparatus for series pass MOSFETS | |
| JPS5815321A (ja) | 相補型ｍｏｓ装置の駆動回路 | |
| KR100194128B1 (ko) | 높은 부의 클램프 전압 및 고장시 안전 동작 기능을 갖춘 모스게이트된 집적 파워 반도체 장치 | |
| US6924963B2 (en) | ESD protection network utilizing precharge bus lines | |
| US4851721A (en) | Semiconductor integrated circuit | |
| JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
| JPS6323417A (ja) | Ｃｍｏｓパワ−オンリセツト回路 | |
| US5641981A (en) | Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit for bypassing an excess signal | |
| JP3319879B2 (ja) | 半導体装置 | |
| JP3499578B2 (ja) | 半導体集積回路 | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| JP2002043924A (ja) | 半導体集積回路装置の入力インターフェイス回路 | |
| JPH0379120A (ja) | 入力保護回路 | |
| JPS6010767A (ja) | 半導体装置 | |
| JPS6025910B2 (ja) | 入力保護回路 | |
| JP3554353B2 (ja) | 電界効果トランジスタの保護装置 | |
| JP2839624B2 (ja) | 半導体集積回路 | |
| JP5226474B2 (ja) | 半導体出力回路 | |
| JPS61276249A (ja) | 入力保護回路 | |
| JPS5814562A (ja) | 半導体装置 | |
| JPH0818417A (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 |