FR2509932A1 - Circuit de mise en service d'un circuit semiconducteur cmos - Google Patents

Circuit de mise en service d'un circuit semiconducteur cmos Download PDF

Info

Publication number
FR2509932A1
FR2509932A1 FR8205260A FR8205260A FR2509932A1 FR 2509932 A1 FR2509932 A1 FR 2509932A1 FR 8205260 A FR8205260 A FR 8205260A FR 8205260 A FR8205260 A FR 8205260A FR 2509932 A1 FR2509932 A1 FR 2509932A1
Authority
FR
France
Prior art keywords
voltage
circuit
source
terminal
voltage terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8205260A
Other languages
English (en)
Inventor
Andreas Demetriou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Mitel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Corp filed Critical Mitel Corp
Publication of FR2509932A1 publication Critical patent/FR2509932A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

DANS UN CIRCUIT INTEGRE CMOS A DEUX TENSIONS D'ALIMENTATION, L'UNE HAUTE, L'AUTRE BASSE, ON A SOUVENT UN DIODE PARASITE 3 SOUS LA FORME D'UN THYRISTOR, DONT L'ANODE EST RELIEE A LA BASSE TENSION V ET LA CATHODE A LA HAUTE TENSION V. UN TRANSISTOR FET 4 EST AJOUTE AVEC SON CIRCUIT SOURCE-DRAIN MONTE ENTRE LA BORNE BASSE TENSION DU CIRCUIT ET LA SOURCE BASSE TENSION V, ET SA GRILLE RELIEE A LA SOURCE HAUTE TENSION. CE TRANSISTOR 4 EMPECHE LA DIODE 3 DE CLAQUER, MEME SI, A LA MISE SOUS TENSION DU CIRCUIT, LA TENSION DELIVREE PAR LA SOURCE BASSE TENSION S'ELEVE PLUS VITE QUE CELLE DELIVREE PAR LA SOURCE HAUTE TENSION.

Description

L'invention concerne des circuits semiconducteurs CMOS et plus
particulièrement des moyens protégeant ces circuits des défauts par fusion provoquée par des diodes parasites, lorsqu'on les met sous tension. Un grand nombre de circuits CMOS exigent plus d'une valeur de tension d'alimentation Les circuits à décalage de niveau, par exemple, exigent des tension d'alimentation de 5 V et 15 V par rapport à la masse Lors de la fabrication de ces circuits, la formation accidentelle de diodes parasites, sous forme de thyristors
notamment, est souvent inévitable.
Lorsque le circuit CMOS comporte un étage d'entrée et un étage
de sortie, la tension d'alimentation fournie à ce dernier est normale-
ment plus positive que celle fournie à l'étage d'entrée, et l'anode de la ou des diodes parasites est raccordée à la borne d'alimentation
la moins positive.
Lorsque de tels circuits sont mis sous tension, la diode
parasite est détruite quand la tension fournie en premier est appli-
quée à son anode, ce qui endommage le circuit CMOS.
On trouvera dans le brevet US 4 209 713, la description d'un
circuit destiné à éliminer les effets de conduction dans la forme thyristor de telles diodes parasites Des moyens d'absorption de bruit, notamment sous forme d'une résistance, sont montés entre une électrode de source du circuit CMOS et la borne positive d'une source
d'alimentation extérieure.
Toutefois, dans un circuit intégré CMOS, il est difficile de
fabriquer des résistances de valeur appropriée qui sont, en consé-
quence, coûteuses En outre, la valeur de la tension d'alimentation appliquée aux dispositifs CMOS dans le circuit est réduite par la présence de résistances Le circuit conforme à l'invention fournit des moyens qui assurent parfaitement que la tension fournie à l'anode de la diode n'est appliquée qu'après application de la tension la plus positive sur la cathode de cette diode, de sorte qu'on évite tout défaut de fusion tel précédemment mentionné Des résistances ne
sont pas nécessaires.
D'une manière générale, dans un circuit intégré CMOS exigeant l'application sur les bornes d'alimentation correspondantes de deux
tensions, l'une plus positive et l'autre moins positive, et compor-
tant au moins une diode parasite dont le circuit d'anode est raccordé à la borne la moins positive et le circuit de cathode à la borne la plus positive, avec trajet de conduction entre cette dernière borne et le circuit considéré, l'invention consiste à prévoir un transistor à effet de champ dont l'électrode de source ou l'électrode de drain est raccordée à la borne de tension moins positive, dont l'électrode de drain ou l'électrode de source, respectivement, est raccordée au circuit intégré, et dont l'électrode de commande ou grille est
raccordée à la borne de tension la plus positive.
D'une manière plus générale, dans un circuit intégré CMOS
exigeant deux tensions d'alimentation différentes, l'invention con-
siste à prévoir en des moyens permettant d'appliquer la tension la plus élevée au circuit et des moyens de commutation rendus actifs par application de la tension la plus -élevée et permettant d'appliquer la
tension la -moins élevée au circuit.
Plus précisément, l'invention concerne un circuit intégré CMOS ayant un étage d'entrée dont la borne d'alimentation doit être raccordée à une source de tension inférieure et un étage de sortie dont la borne d'alimentation doit être raccordée à une source de tension supérieure, et comportant des moyens formant un thyristor parasite dont le circuit d'anode est raccordé à la borne de tension de l'étage d'entrée et dont le circuit de cathode est raccordé à la borne de tension de l'étage de sortie, un trajet de conduction pour application de la tension supérieure à la borne de l'étage de sortie, et des moyens de commutation CMOS rendus actifs par application de la tension supérieure et permettant d'appliquer la tension inférieure
sur la borne de l'étage d'entrée.
On notera que le terme "diode parasite" s'applique à toutes les structures parasites à état solide à conduction unidirectionnelle et
qu'il s'applique donc aux thyristors parasites.
On notera également que les locutions "deux tension d'alimenta-
tion différentes" ou "source de tension supérieure et source de
tension inférieure" impliquent qu'il y a, soit deux tension diffé-
rentes fournies par deux sources d'alimentation distinctes, soit deux niveaux de potentiel par rapport à la masse ou à un point commun formés à partir d'une seule source, par exemple formés à l'aide d'un diviseur de tension passif à résistances, ou à l'aide d'un circuit diviseur dynamique tel qu'un circuit à condensateurs se chargeant à différentes vitesses, etc.
Les caractéristiques de l'invention mentionnées ci-dessus, ain-
si que d'autres, apparaîtront plus clairement à la lecture de la des-
cription suivante d'un exemple de réalisation, ladite description
étant faite en relation avec les dessins joints, parmi lesquels: la Fig 1 est un bloc-diagramme d'un circuit mettant en évi- dence le problème résolu par l'invention, la Fig 2 est un bloc-diagramme illustrant l'invention, et la Fig 3 est le schéma d'un circuit CMOS auquel est appliqué l'invention. On a représenté, Fig 1, un circuit CMOS classique, tel qu'un
circuit de niveau, avec un étage d'entrée 1 et un étage de sortie 2.
Une borne d'entrée A est raccordée à l'étage d'entrée 1 et un fil de
sortie Y est raccordé à l'étage de sortie 2 Des tensions d'alimenta-
tion VDDI et VDDO, pratiquement de + 5 V et + 15 V, sont fournies aux
étages d'entrée et de sortie 1 et 2, respectivement La borne néga-
tive ou de masse Vss est raccordée aux deux étages d'entrée et de sortie. Lorsqu'on fabrique de tels circuits, il se forme généralement
une diode parasite 3, dont l'anode est raccordée à la borne d'alimen-
tation de l'étage d'entrée et la cathode à la borne d'alimentation de
l'étage de sortie.
Lorsque le circuit CMOS ainsi formé est mis sous tension,, les deux tensions d'alimentation lui sont appliquées simultanément Dans des conditions normales, la tension VDDO est plus positive que la
tension VDDI, et la diode 3 polarisée en sens inverse est alors effec-
tivement hors circuit.
Mais il peut arriver que la tension d'alimentation VDDI de-
vienne plus rapidement plus positive que la tension d'alimentation VDDO' ou se trouve, en fait, commutée un certain temps avant VDDO, par exemple lors d'un emballement Dans ces conditions, la diode 3 se trouve, au moins temporairement, polarisée en sens direct, draine ainsi un fort courant, et "saute", c'est à dire ouvre le circuit par fusion ou crée un état de blocage La chaleur et les courants transitoires résultants endommagent ou détruisent le plus souvent le
circuit CMOS intégré.
On a représenté, Fig 2, le circuit de la Fig 1 modifié confor-
mément à l'invention La source d'alimentation qui devrait être rac-
cordée à l'anode de la diode parasite 3 est raccordée à la borne d'alimentation de l'étage d'entrée par l'intermédiaire du circuit sourcedrain d'un transistor à effet de champ CMOS 4 La grille du transistor 4 est raccordée à la borne de tension plus positive, ou tension supérieure, qui est, par ailleurs, reliée à la cathode de la diode 3 Le transistor à effet de champ 4 fonctionne donc comme un commutateur. En cours d'utilisation, les deux tensions VDDI et VDDO sont appliquées de façon normale au circuit intégré Mais, comme le
commutateur à transistor à effet de champ 4 a son circuit source-
drain ouvert jusqu'à l'activation de sa grille de commande, il n'est donc mis en service qu'après l'application de la tension VDDO, et, une fois qu'il est conducteur, la tension VDDI est appliquée à l'étage d'entrée 1, donc sur l'anode de la diode 3 Le circuit est
donc protégé contre l'établissement de conditions entraînant la fu-
sion de la diode 3 Si V devient moins positive que VUDI, le
DDO DI
transistor à effet de champ est bloqué, ce qui protège le circuit contre toute possibilité de voir l'anode de la diode parasite 3
devenir plus positive que sa cathode.
Le transistor à effet de champ 4 a été représenté sous la forme d'un circuit CMOS de préférence intégré dans la puce contenant aussi les autres circuits CMOS; mais on notera que c'est la fonction de commutation de ce transistor à effet de champ que l'on entend utiliser En conséquence, les progrès dans ce domaine ou d'autres
conditions peuvent conduire à l'utilisation d'autres formes de commu-
tateur.
On a représenté Fig 3 un circuit classique CMOS à décalage de niveau 5 de forme connue Le circuit se compose d'un étage d'entrée 6 raccordé à un étage de sortie 7 La tension d'alimentation VDDI doit être fournie sur une borne de tension 8 de l'étage d'entrée, et une tension d'alimentation plus positive VDDO est fournie sur une borne
de tension 9 de l'étage de sortie.
Conformément à l'invention, on monte (en respectant les polari-
tés convenant à la forme du circuit) le circuit source-drain d'un transistor à effet de champ CMOS 4 entre la borne de tension 8 et la
source VDDI La grille du transistor 4 est raccordée à la source VDDO.
Quelle que soit la séquence d'application au circuit intégré des tensions VDDI et VDDO, le transistor à effet de champ 4 devient conducteur lorsque la tension VDDO lui est appliquée Ce n'est qu'à ce moment, et jamais avant l'application de la tension VDDO, que la tension VDDI est appliquée à la borne 8 de l'étage d'entrée En cas
d'emballement, le transistor à effet de champ 4 ne deviendra conduc-
teur que lorsque V sera plus positif que V en raison de l'effet
DDO DDI
de seuil de sa grille En conséquence, la tension VDDO sera toujours supérieure à la tension fournie sur la borne 8 Le transistor à effet de champ 4 se bloque si VDDI est supérieure à VDDO moins la valeur de
seuil sur l'électrode de commande.
Aucune des diodes parasites, y compris les thyristors para-
sites, dont les anodes sont normalement raccordées à la borne de tension de l'étage d'entrée 8 par un circuit, et dont les cathodes sont normalement raccordées à la borne de tension de l'étage de sortie 9, ne peut être polarisée en sens direct par le mécanisme
venant d'être décrit, et le circuit est donc protégé.

Claims (7)

REVENDICATIONS
1) Circuit intégré semiconducteur CMOS deux tensions d'alimen-
tation différentes (VDDI, VDDO), avec des moyens pour connecter au circuit les bornes des alimentations à tension supérieure et à tension inférieure, caractérisé en ce qu'il comporte un transistor à effet de champ ( 4) dont la source ou le drain est raccordé à la borne de tension inférieure (V DDI) et dont le drain ou la source est raccordé à la borne d'entrée de tension inférieure ( 8) dudit circuit, la grille du transistor ( 4) étant raccordée à la borne de tension supérieure (V DDO), laquelle reste connectée à la borne d'entrée de
tension supérieure.
2) Circuit intégré semiconducteur CMOS à deux tensions d'alimen-
tation différentes (V DDI' VDDO), avec des moyens pour relier les sources de tension inférieure et de tension supérieure au circuit ( 1,2), caractérisé en ce qu'il comporte des moyens de commutation ( 4) rendus actifs par l'application de la tension supérieure (V DDO) afin
de connecter au circuit la tension inférieure (VDDI).
3) Circuit intégré semiconducteur CMOS ( 6,7) à tension d'alimen-
tation supérieure (VDDO) et tension d'alimentation inférieure (VDDI) fournies sur ses bornes de tension correspondantes ( 8,9), comportant des moyens formant une diode parasite ( 3) dont l'anode est raccordée à la borne de tension inférieure ( 8) et dont la cathode est raccordée à la borne de tension supérieure ( 9), des moyens de raccordement de
la source de tension supérieure (VDDO) à la borne de tension supé-
rieure ( 9), ainsi que des moyens de raccordement de la source de
tension inférieure (V DDI) à la borne de tension inférieure ( 8), carac-
térisé en ce qu'il comporte un transistor à effet de champ semiconduc-
teur CMOS ( 4) avec des moyens de raccordement de sa source ou de son drain à la source de tension inférieure (VDDI), dont le drain ou la source est raccordé à la borne de tension inférieure ( 8) du circuit et dont la grille est raccordée à la source de tension supérieure
(V DD).
(DDO)
4) Circuit suivant la revendication 3, caractérisé en ce que le moyen de commutation CMOS ( 4) n'est débloqué qu'une fois la tension
supérieure (VDDO) appliqué à sa grille ou électrode de commande.
5) Circuit intégré semiconducteur oxyde-métal à symétrie complé-
mentaire nécessitant qu'une tension d'alimentation supérieure (VDDO) et une tension d'alimentation inférieure (V DDI) soient respectivement fournies sur ses bornes de tension correspondantes ( 9,8), comportant des moyens formant une diode parasite ( 3) dont le circuit d'anode est raccordé à la borne de tension inférieure ( 8) et dont le circuit de cathode est raccordé à la borne de tension supérieure ( 9), des moyens de raccordement de la source de tension supérieure à la borne de ten- sion supérieure, ainsi que des moyens de raccordement de la source de tension inférieure à la borne de tension inférieure, caractérisé en ce qu'il comporte des moyens de commutation ( 4) rendus actifs par application de la tension supérieure (V DD), afin de transférer au
circuit la tension inférieure (V DDI).
6) Circuit intégré semiconducteur oxyde-métal à symétrie complé-
mentaire, avec étage d'entrée ( 6) nécessitant le raccordement d'une source de potentiel moins positif (VDDI) sur une borne de tension d'entrée ( 8), et étage de sortie ( 7) nécessitant le raccordement d'une source de potentiel plus positif (V DD) sur une borne de tension de sortie ( 9), comportant des moyens formant un thyristor parasite dont le circuit d'anode est raccordé à la borne de tension d'entrée ( 8) et dont le circuit de cathode est raccordé à la borne de tension de sortie ( 9), ainsi que des moyens de raccordement de la source de potentiel plus positif à la borne de tension de sortie, caractérisé en ce qu'il comporte des moyens de commutation du type semiconducteur oxydemétal à symétrie complémentaire ( 4) rendus actifs par application du potentiel plus positif (V DD), afin de transférer le potentiel moins positif (VDDI) sur la borne de tension d'entrée
( 8).
7) Circuit intégré suivant la revendication 6, caractérisé en ce que les moyens de commutation sont constitués par un transistor à effet de champ ( 4) dont le circuit source-drain est monté entre la borne de tension d'entrée ( 8) et la source de potentiel moins positif (V DDI) et dont l'électrode de commande est raccordée à la source de
potentiel plus positif (V DD).
FR8205260A 1981-07-17 1982-03-19 Circuit de mise en service d'un circuit semiconducteur cmos Pending FR2509932A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CA000381955A CA1175503A (fr) 1981-07-17 1981-07-17 Circuit d'excitation a cmos

Publications (1)

Publication Number Publication Date
FR2509932A1 true FR2509932A1 (fr) 1983-01-21

Family

ID=4120458

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8205260A Pending FR2509932A1 (fr) 1981-07-17 1982-03-19 Circuit de mise en service d'un circuit semiconducteur cmos

Country Status (6)

Country Link
US (1) US4441035A (fr)
JP (1) JPS5815321A (fr)
CA (1) CA1175503A (fr)
DE (1) DE3147870C2 (fr)
FR (1) FR2509932A1 (fr)
GB (1) GB2103897A (fr)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60694A (ja) * 1983-06-15 1985-01-05 Hitachi Ltd 半導体メモリ
JPS6033734A (ja) * 1983-08-05 1985-02-21 Nec Corp レベルシフト回路
US4717840A (en) * 1986-03-14 1988-01-05 Western Digital Corporation Voltage level sensing power-up reset circuit
US4791317A (en) * 1986-09-26 1988-12-13 Siemens Aktiengesellschaft Latch-up protection circuit for integrated circuits using complementary mos circuit technology
US4791316A (en) * 1986-09-26 1988-12-13 Siemens Aktiengesellschaft Latch-up protection circuit for integrated circuits using complementary MOS circuit technology
JPH07105448B2 (ja) * 1988-03-14 1995-11-13 日本電気株式会社 Ｍｏｓ型集積回路
CA1314946C (fr) * 1989-02-01 1993-03-23 Colin Harris Protection d'entrees de tension analogiques de reference et de polarisation
JP2778199B2 (ja) * 1990-04-27 1998-07-23 日本電気株式会社 内部降圧回路
KR920009078A (ko) * 1990-10-15 1992-05-28 김광호 이중전압원 인터페이스회로
EP0587931B1 (fr) * 1992-09-16 1996-06-26 Siemens Aktiengesellschaft Circuit tampon CMOS
US5391940A (en) * 1993-10-20 1995-02-21 Hewlett-Packard Corporation Pad driver circuit with powered down device protection
EP0782268B1 (fr) * 1995-12-29 2002-04-24 STMicroelectronics S.r.l. Circuit de commutateur de tensions d'alimentation
DE19603008A1 (de) * 1996-01-27 1997-07-31 Alcatel Mobile Comm Deutsch Schutzschaltung zum Einschalten verschieden großer Versorgungspannungen für eine hybride Schaltungsanordnung
FR2872630B1 (fr) * 2004-07-01 2006-12-01 St Microelectronics Sa Circuit integre tolerant au phenomene de verrouillage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039869A (en) * 1975-11-28 1977-08-02 Rca Corporation Protection circuit
US4109161A (en) * 1976-02-09 1978-08-22 Nippon Electric Company, Ltd. Memory circuit with protection circuit
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
JPS5635453A (en) * 1979-08-29 1981-04-08 Mitsubishi Electric Corp Reverse connection protecting device for mos type ic
GB1595394A (en) * 1977-03-14 1981-08-12 Ibm Power supply control arrangements

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US27972A (en) * 1860-04-24 Johan deckelmann axd f
JPS549040B1 (fr) * 1970-11-25 1979-04-20
US3801831A (en) * 1972-10-13 1974-04-02 Motorola Inc Voltage level shifting circuit
US3895239A (en) * 1973-12-26 1975-07-15 Motorola Inc MOS power-on reset circuit
US4057844A (en) * 1976-06-24 1977-11-08 American Microsystems, Inc. MOS input protection structure
JPS54148491A (en) * 1978-05-15 1979-11-20 Nec Corp Semiconductor integrated circuit
US4366560A (en) * 1980-09-22 1982-12-28 Motorola, Inc. Power down detector
US4353105A (en) * 1980-12-08 1982-10-05 National Semiconductor Corporation CMOS Latch-up protection circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
US4039869A (en) * 1975-11-28 1977-08-02 Rca Corporation Protection circuit
US4109161A (en) * 1976-02-09 1978-08-22 Nippon Electric Company, Ltd. Memory circuit with protection circuit
GB1595394A (en) * 1977-03-14 1981-08-12 Ibm Power supply control arrangements
JPS5635453A (en) * 1979-08-29 1981-04-08 Mitsubishi Electric Corp Reverse connection protecting device for mos type ic

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS, 17 juillet 1980 J.E. BUCHANAN "MOS FETs sequence power to sensitive op amps", pages 136, 137 *
Patent Abstracts of Japan, vol. 5, no. 150, 13 juin 1981 & JP-A-56-35453 *

Also Published As

Publication number Publication date
JPS5815321A (ja) 1983-01-28
CA1175503A (fr) 1984-10-02
US4441035A (en) 1984-04-03
GB2103897A (en) 1983-02-23
DE3147870A1 (de) 1983-02-03
DE3147870C2 (de) 1985-02-21

Similar Documents

Publication Publication Date Title
FR2509932A1 (fr) Circuit de mise en service d'un circuit semiconducteur cmos
EP0080394B1 (fr) Bascule bistable à stockage non volatil et à repositionnement statique
FR2730107A1 (fr) Tampon de sortie de circuit integre tolerant aux surtensions
EP0409746B1 (fr) Circuit intégré VDMOS/logique comprenant un transistor vertical déplété et une diode zener
FR2733861A1 (fr) Procede et circuit pour piloter des transistors de puissance montes selon une configuration en demi-pont permettant une oscillation negative excessive du noeud de sortie et circuit integre incorporant ce circuit
EP0316211B1 (fr) Circuit intégré protégé contre des décharges électrostatiques, avec seuil de protection variable
FR3107627A1 (fr) Circuit de contrôle d'une photodiode SPAD
EP0110775A1 (fr) Régulateur à faible tension de déchet
US7693201B2 (en) Light-emitting semiconductor component comprising a protective diode
FR2629941A1 (fr) Memoire et cellule memoire statiques du type mis, procede de memorisation
FR2710191A1 (fr) MOSFET de puissance avec protection de sur-intensité et de surchauffe.
US10312240B2 (en) Memory cell
JPH0214792B2 (fr)
CH631287A5 (fr) Element de memoire non-volatile, electriquement reprogrammable.
JP2710113B2 (ja) 相補性回路技術による集積回路
EP0359680B1 (fr) Diode active intégrable
FR2550013A1 (fr) Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d'amorcage peut etre predeterminee avec precision, et son procede de fabrication
EP0320321B1 (fr) Dispositif de fusion d'un fusible d'un circuit intégré
FR2485808A1 (fr) Circuit de protection d'entree pour dispositif semi-conducteur
EP2280414A1 (fr) Dispositif électronique de protection contre une inversion de polarité d'une tension d'alimentation continue, et application au domaine de l'automobile
EP0743753B1 (fr) Modules interrupteurs et d'alimentation utilisant des thyristors
FR2875950A1 (fr) Structure tolerante a la tension pour des cellules d'entree/ sortie
FR3044166A1 (fr) Dispositif electronique, en particulier pour la protection contre des surtensions
EP0709891B1 (fr) Thyristor commandable par des niveaux logiques
FR2462025A1 (fr) Circuit integre monolithique a transistors mos complementaires