FR2485808A1 - Circuit de protection d'entree pour dispositif semi-conducteur - Google Patents
Circuit de protection d'entree pour dispositif semi-conducteur Download PDFInfo
- Publication number
- FR2485808A1 FR2485808A1 FR8110281A FR8110281A FR2485808A1 FR 2485808 A1 FR2485808 A1 FR 2485808A1 FR 8110281 A FR8110281 A FR 8110281A FR 8110281 A FR8110281 A FR 8110281A FR 2485808 A1 FR2485808 A1 FR 2485808A1
- Authority
- FR
- France
- Prior art keywords
- mis
- semiconductor substrate
- protection circuit
- bias voltage
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
A.CIRCUIT DE PROTECTION D'ENTREE POUR DISPOSITIF DE TYPE MIS. B.UNE TENSION DE POLARISATION INVERSE EST APPLIQUEE SUR UN SUBSTRAT SEMI-CONDUCTEUR ET UN ELEMENT A CONDUCTIVITE VARIABLE 108 EST RELIE ENTRE LA BORNE D'ENTREE 107 DU DISPOSITIF DE TYPE MIS 102 ET LA MASSE DE FACON QUE LA BORNE D'ENTREE 107 SOIT MISE A LA MASSE EN L'ABSENCE D'UNE TENSION DE POLARISATION INVERSE APPLIQUEE SUR LE SUBSTRAT SEMI-CONDUCTEUR ET SOIT ISOLEE PAR RAPPORT A LA MASSE LORS DE L'APPLICATION D'UNE TELLE TENSION SUR LE SUBSTRAT SEMI-CONDUCTEUR. C.APPLICATION: PROTECTION DE LA COUCHE ISOLANTE D'UN DISPOSITIF DE STRUCTURE DE TYPE MIS.
Description
La présente invention concerne un circuit de protection d'entrée
d'un dispositif semi-conducteur. Il a trait notamment à un circuit de protec-
tion d'entrée destiné à éviter le claquage de la couche isolante d'un disposi-
tif ayant une structure de type MIS (terme anglais qui désigne un semi-
conducteur métal-isolant) tel qu'un transistor à effet de champ MIS, une diode MIS, un condensateur MIS, etc. ainsi qu'à un circuit intégré comprenant un tel dispositif.
Lors de l'élaboration et de la manipulation d'un dispositif clas-
sique de type MIS et d'un circuit intégré comprenant un tel dispositif, une
tension de bruit d'une valeur decrête éle-r'e est parfois appliquée depuis l'ex-
térieur sur la borne d'entrée, par exemple la grille du dispositif, ce qui
peut entraîner le claquage de la couche isolante de. grille. Les circuits in-
tégrés sont conçus pour être de plus en plus compacts et pour fonctionner de plus en plus rapidement et, de ce fait, l'épaisseur de la couche isolante de la grille du dispositif est de plus en plus faible. Par exemple, la tension de crête qu'une couche de dioxyde de silicium d'une épaisseur comprise entre 400 A et 500 A peut supporter est comprise sensiblement entre 40 et 50 V. Par
conséquent, il faut prévoir un circuit de protection d'entrée destinée à assu-
rer le fonctionnement normal, même lorsque la tension de crête appliquée est
plus faible, et la caractéristique de fonctionnement du dispositif.
La figure I montre un exemple d'un circuit de protection d'entrée de type à canal N.
Sur cette figure, la référence I désigne un transistor MIS, 2 dé-
signe un circuit intégré comprenant le transistor MIS 1, 3 désigne une borne
d'entrée externe, 4 désigne une résistance constituée par exemple par une ré-
gion diffusée à conduction de type N, 5 désigne une diode de redressement réalisée entre la région de type N et un substrat semi-conducteur de type P, 6 désigne une capacitance électrostatique entre un noeud de potentiel 7 et la masse dans un circuit équivalent. Le noeud 7Tsert également de borne d'entrée
du transistor MIS I et du circuit intégré 2.
On va décrire maintenant le fonctionnement du circuit de protec-
tion. Lorsqu'une tension positive de crête est appliquée à la borne d'entrée externe 3, le courant de crête est réduit par la résistance 4 et le noeud 7
se trouve au potentiel de la tension inverse de claquage VBD de la diode 5.
Par contre, lorsqu'une tension négative de crête est appliquée à la borne d'entrée externe 3, le noeud 7 se trouve au potentiel de la tension négative (normalement - 0,6 à - 0,7 V) qui est inférieure au potentiel de
la masse pour la chute de tension en sens direct de la diode 5.
Un circuit classique de protection d'entrée ayant cette structure
présente l'inconvénient suivant. La borne d'entrée externe 3 présente ordinai-
rement une impédance d'entrée élevée, c'est-à-dire que la diode est normale- ment à l'état non conducteur. Par conséquent, lorsqu'une tension positive de crête est appliquée à la borne d'entrée externe, le potentiel au niveau du noeud 7 augmente jusqu'à la valeur de la tension inverse de claquage de la
diode 5. La tension inverse de claquage de la diode 5 est une tension relati-
vement élevée, de plusieurs dizaines de volts par exemple, lorsqu'il s'agit d'un substrat semi-conducteur, sur lequel est réalisé un circuit intégré,
présentant une concentration normale en impureté. Il est difficile de contrô-
ler la tension de claquage. Il est, par conséquent, difficile d'éviter le claquage de la couche isolante du circuit intégré, pour lequel l'épaisseur de la couche isolante de grille du circuit interne est comprise entre 400 A et
500 A.
Un but de la présente invention est de remédier à cet inconvénient d'un circuit de protection classique et de réaliser un circuit de protection d'entrée qui permet d'éviter le claquage de la couche isolante de la grille
d'un dispositif de type MIS ou d'un circuit intégré comprenant un tel disposi-
tif de type MIS lors de leur élaboration et de leur manipulation, circuit qui
ne porte nullement atteinte à la caractéristique de fonctionnement du disposi-
tif de type MIS ou du circuit intégré lorsqu'il fonctionne.
Pour atteindre ce but et d'autres, la présente invention a pour objet un circuit de protection d'entrée destiné à protéger la couche isolante
d'un dispositif de type MIS ou d'un circuit intégré comprenant un tel disposi-
tif de type MIS, circuit de protection dans lequel la borne d'entrée est mise à la masse lors de l'élaboration ou de la manipulation du dispositif ou du
circuit intégré tandis qu'elle est isolée par rapport à la masse lors du fonc-
tionnement normal du dispositif, le dispositif de type MIS ou le circuit inté-
gré ne nécessitant aucune borne de commande supplémentaire.
La présente invention peut servir notamment de circuit de protec-
tion d'entrée d'un dispositif de type MIS, pour le fonctionnement duquel une
tension de polarisation inverse est appliquée sur un substrat semiconducteur.
Conformément à la présente invention, un élément à conductivité variable est relié entre la borne d'entrée du dispositif de type MIS et la masse pour que la borne d'entrée soit mise à la masse lorsqu'aucune-tension d3 polarisation inverse n'est appliquée sur le substrat semi-conducteur et isolée par rapport à la masse lorsqu'une tension de polarisation inverse est appliquée sur le
substrat semi-conducteur.
Une forme d'exécution de la présente invention est décrite ci- après à titre d'exemple, en référence aux dessins annexés dans lesquels: - la figure 1 est un schéma d'un circuit de protection d'entrée classique, et la figure 2 est un schéma d'un mode de réalisation du circuit de
protection d'entrée conforme à la présente invention.
On va décrire un mode de réalisation de la présente invention en se référant à la figure 2. Cette figure représente un circuit de protection
d'entrée de type N conforme à la présente invention.
Sur cette figure, la référence 101 désigne un transistor MIS, 102 désigne un circuit intégré comprenant le transistor MIS 101, 103 désigne une borne d'entrée externe, 104 désigne une résistance constituée, par exemple,
par une région à diffusion conductrice de type N ou du polysilicium, 106 dési-
gne une capacitance électrostatique, telle que la capacitance de grille du transistor MIS, qui se situe entre un noeud 107 et la masse dans un circuit
équivalent et 108 désigne un transistor MIS constituant un élément à conduc-
tivité variable conforme à l'invention, dans lequel une électrode de source et une électrode de grille sont reliées toutes les deux à la masse tandis qu'une électrode de drain est reliée au noeud 107, lequel sert de borne d'entrée
commune au transistor MIS 101 et au circuit intégré 102. Le circuit de protec-
tiond'entrée est réalisé sur le même substrat semi-conducteur que le circuit
intégré 102.
Dans le dispositif MIS de type à canal N et dans le circuit inté-
gré réalisé sous forme monolithiquesurle substrat semi-conducteur de type P, une tension négative de polarisation est normalement appliquée sur le substrat semi-conducteur. La raison en est comme suit. Tout d'abord, lorsque le ciruit est en fonctionnement, il arrive parfois qu'une région de type N formée sur le substrat semi-conducteur se trouve à un potentiel négatif ce qui se traduit par l'injection d'électrons dans le substrat, si celui-ci n'est pas polarisé pour
le maintenir à un potentiel négatif, et le mauvais fonctionnement du circuit.
En deuxième lieu, il est nécessaire d'assurer un fonctionnement, rapide en di-
minuant la capacitance de jonction entre le substrat de type P et la région de
type N formée sur le substrat par l'application d'une polarisation inverse.
La présente invention a été réalisée après la constatation que les substrats semi-conducteurs n'ont pas été polarisés lors de l'élaboration et
de la manipulation de dispositifs de type MIS et de circuits intégrés compre-
nant de tels dispositifs de type MIS, alors qu'une tension de polarisation est souvent appliquée lors de leur fonctionnement. On va décrire le fonctionnement du circuit de protection d'entrée
conforme à la présente invention.
Le circuit de protection d'entrée conforme à la présente invention fait appel à un transistor à effet de champ de type MIS qui fonctionne comme
un dispositif de type à déplétion lorsqu'aucune tension de polarisation inver-
se n'est appliquée et comme dispositif de type à enrichissement lors de l'application d'une tension de polarisation inverse, en vue du fonctionnement
du circuit.
La tension de seuil VTI du transistor MIS est exprimée de manière générale par l'équation suivante 1 VTH = VTHO + BK (VIVBBI + 2 OF -\/2eF) (I)
dans laquelle, VTHO représente la tension de seuil pour un intervalle de pola-
risation nulle, VBB représente une tension de polarisation inverse, OF repré-
sente le potentiel de Fermi d'une couche de type P et BK représente une cons-
tante d'effet de corps. BK peut être exprimé par l'équation 2 BK = toX (2) Cox dans laquelle, tox représente l'épaisseur d'une couche isolante de grille, cox représente la constante diélectrique d'une couche isolante de grille, Esi représente la constante diélectrique du substrat de silicium et N représente
la concentration en impureté du substrat.
Un transistor MIS qui fonctionne comme dispositif de type à dé-
pletion en l'absence d'une tension de polarisation inverse et comme dispositif de type à enrichissement lors de l'application d'une tension de polarisation inverse, peut être conçu et élaboré en donnant au terme VTHO de l'équation (1) une certaine valeur négative et en déterminant ensuite la constante d'effet de corps BK qui rend la valeur de VTH positive relativement à celle
de VBB obtenue en fonctionnement.
Par contre la constante d'effet de corps BK peut avoir n'importe quelle valeur désirée en fonction de l'épaisseur de la couche isolante de grille, de la concentration du substrat semi-conducteur, ou de l'implantation
d'ions pour réaliser le transistor MIS 108 sur le substrat semiconducteur.
En pratique, des ions d'impureté de type N, par exemple des ions
d'arsenic, présentant une faible constante de diffusion, peuvent être implan-
tés dans une région pour réaliser un transistor MIS 108 sur le substrat semi-
conducteur de type P présentant une plus grande concentration d'impuretés, ce
qui permet d'obtenir un transistor MIS comprenant une partie de surface fonc-
tionnant comme transistor de type à déplétion et une couche à déplétion qui
peut s'étendre jusqu'à un emplacement d'un niveau de concentration en impure-
tés plus élevée dans la couche de type P du substrat lors de l'application d'une tension de polarisation inverse, ce qui permet de commander la constante
d'effet de corps.
Le d s osi-i de protection d'entrée utilisant le transistor MIS 108
fonctionne comme suit.
Lors de l'élaboration et de la manipulation d'un circuit intégré, le transistor MIS 108 constitue un dispositif de type à déplétion en l'absence d'une tension de polarisation inverse appliquée et reste à l'état conducteur parce que son électrode de grille est mise à la masse. Il en résulte que l'électrode de grille du transistor MIS 101 du circuit intégré est également
mise à la masse à travers le transistor MIS 108 pour assurer une faible impé-
dance.
Dans ces conditions, même si une tension de crête est appliquée
sur la borne d'entrée externe 103, la charge électrique peut être mise en dé-
rivation à travers la résistance 104 et le transistor MIS 108 de sorte qu'il n'y a sensiblement pas de tension appliquée sur l'électrode de grille du
transistor MIS 101.
Par contre, une tension négative étant appliquée en fonctionnement sur le substrat semi-conducteur sur lequel est réalisé un circuit intégré, le transistor MIS 108 joue le rôle d'un dispositif de type à enrichissement et se trouve à l'état non-conducteur parce que son électrode de grille est mise à la masse. Dans ces conditions, un signal d'entrée appliqué sur la borne
d'entrée externe ne passe pas à la masse.
Dans ce mode de réalisation, la description fait état d'un transis-
tor MIS à effet de champ de type à canal N. Mais il est évident que cette des-
cription s'applique également à un dispositif de type à canal P. Il est égale-
ment évident que la tension de polarisation inverse peut être appliquée soit depuis l'extérieur soit à l'aide d'un circuit d'élaboration de la tension de polarisation inverse prévu sur le substrat semi-conducteur. On peut utiliser en outre tout élément à conductivité variable à la place du transistor MIS 108. Conformément à la présente invention, on prévoit un élément à conductivité variable qui assure une faible impédance entre la borne d'entrée d'un dispositif de type MIS et la masse en l'absence d'une tension de polari- sation inverse appliquée sur le substrat semiconducteur et une impédance élevée lorsqu'une telle tension est appliquée, ce qui permet d'obtenir un circuit de protection d'entrée remarquablement efficace pour un dispositif MIS comprenant une couche isolante mince de grille et pour un circuit intégré
comprenant un tel dispositif MIS.
Le circuit de protection d'entrée apporte les avantages d'assurer la protection d'un dispositif semi-conducteur lors de son fonctionnement sans
y porter atteinte et d'éliminer la nécessité d'une borne de commande particu-
lière.
Claims (3)
1. Circuit de protection d'entrée pour dispositif semi-conducteur caractérisé en ce qu'il comprend un élément à conductivité variable (108) qui est relié entre la masse et la borne d'entrée (107) d'un dispositif de type MIS (101) dans lequel une tension de polarisation inverse est appliquée sur le substrat semi-conducteur, la borne d'entrée (107) étant mise à la masse en l'absence d'une tension de polarisation inverse appliquée sur le substrat semi-conducteur et isolée par rapport à la masse lors de l'application d'une
tension de polarisation inverse sur le substrat semi-conducteur.
2. Circuit de protection d'entrée selon la revendication 1, carac-
térisé en ce que l'élément à conductivité variable (108) est un transistor à effet de champ MIS qui joue le rôle d'un dispositif de type à déplétion en l'absence d'une tension de polarisation inverse appliquée sur le substrat
semi-conducteur et d'un dispositif de type à enrichissement lors de l'appli-
cation d'une tension de polarisation inverse sur le substrat semiconducteur.
3. Circuit de protection d'entrée selon la revendication 2, carac-
térisé en ce que la borne d'entrée (107) est reliée à la borne externe (103)
par une résistance (104) réalisée sur le substrat semi-conducteur par du poly-
silicium ou par une région à diffusion d'impuretés d'un type de conductivité opposée à celle du substrat semi-conducteur; et en ce que l'électrode de drain du transistor à effet de champ MIS (108) est reliée à la borne d'entrée du
dispositif de type MIS (101) et en ce que l'électrode de source et l'électro-
de de grille du transistor a effet de champ MIS sont mises à la masse.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9011780A JPS5714216A (en) | 1980-06-30 | 1980-06-30 | Input protecting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2485808A1 true FR2485808A1 (fr) | 1981-12-31 |
Family
ID=13989565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8110281A Pending FR2485808A1 (fr) | 1980-06-30 | 1981-05-22 | Circuit de protection d'entree pour dispositif semi-conducteur |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4456939A (fr) |
| JP (1) | JPS5714216A (fr) |
| DE (1) | DE3125470A1 (fr) |
| FR (1) | FR2485808A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2544438A1 (de) * | 1974-10-22 | 1976-04-29 | Ibm | Integrierte ueberspannungs-schutzschaltung |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5992557A (ja) * | 1982-11-18 | 1984-05-28 | Nec Corp | 入力保護回路付半導体集積回路 |
| JPS6155962A (ja) * | 1984-08-27 | 1986-03-20 | Oki Electric Ind Co Ltd | 電荷結合素子 |
| JPS62241429A (ja) * | 1986-04-14 | 1987-10-22 | Hitachi Ltd | 半導体集積回路装置 |
| US5016982A (en) * | 1986-07-22 | 1991-05-21 | Raychem Corporation | Liquid crystal display having a capacitor for overvoltage protection |
| US4739437A (en) * | 1986-10-22 | 1988-04-19 | Siemens-Pacesetter, Inc. | Pacemaker output switch protection |
| FR2624655B1 (fr) * | 1987-12-14 | 1990-05-11 | Sgs Thomson Microelectronics | Structure de protection d'un acces a un circuit integre |
| US4948992A (en) * | 1988-10-31 | 1990-08-14 | International Business Machines Corporation | Static method to negate offset voltages in CMOS operational amplifiers |
| JPH0834297B2 (ja) * | 1988-12-28 | 1996-03-29 | 三菱電機株式会社 | 半導体装置 |
| US5214562A (en) * | 1991-06-14 | 1993-05-25 | The United States Of America As Represented By The Secretary Of The Air Force | Electrostatic discharge protective circuit of shunting transistors |
| DE19512190C2 (de) * | 1995-03-31 | 1997-02-06 | Siemens Ag | Schutzschaltung für eine integrierte Schaltung mit gesteuerter situationsabhängiger Schutzfestigkeit gegen Überspannungen (insb. Schutzfestigkeit vor und nach dem Einbau der integrierten Schaltung) |
| US5729419A (en) * | 1995-11-20 | 1998-03-17 | Integrated Device Technology, Inc. | Changed device model electrostatic discharge protection circuit for output drivers and method of implementing same |
| JPH11103021A (ja) * | 1997-09-26 | 1999-04-13 | Seiko Instruments Inc | 保護回路および保護回路を用いた電子回路 |
| US6392364B1 (en) * | 1999-06-21 | 2002-05-21 | Denso Corporation | High voltage discharge lamp apparatus for vehicles |
| JP2001060663A (ja) * | 1999-08-20 | 2001-03-06 | Nec Corp | 半導体集積回路装置 |
| US6624992B1 (en) * | 2000-10-06 | 2003-09-23 | Qualcomm, Incorporated | Electro-static discharge protection circuit |
| JP2003060046A (ja) * | 2001-08-09 | 2003-02-28 | Murata Mfg Co Ltd | 半導体集積回路およびそれを用いた電子装置 |
| JP2009087962A (ja) * | 2007-09-27 | 2009-04-23 | Panasonic Corp | 保護回路及び半導体集積回路 |
| DE102015100398A1 (de) * | 2015-01-13 | 2016-07-14 | Infineon Technologies Ag | Vorrichtung mit Chip und integrierter Schaltung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54146975A (en) * | 1978-05-10 | 1979-11-16 | Nec Corp | Protection circuit of semiconductor device |
| JPS5570071A (en) * | 1978-11-21 | 1980-05-27 | Mitsubishi Electric Corp | Mosic protective circuit |
| EP0042305A2 (fr) * | 1980-06-18 | 1981-12-23 | Kabushiki Kaisha Toshiba | Transistor MOS avec protection contre le claquage |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL301882A (fr) * | 1962-12-17 | |||
| US3360736A (en) * | 1963-09-10 | 1967-12-26 | Hitachi Ltd | Two input field effect transistor amplifier |
| US3403270A (en) * | 1965-05-10 | 1968-09-24 | Gen Micro Electronics Inc | Overvoltage protective circuit for insulated gate field effect transistor |
| US3445924A (en) * | 1965-06-30 | 1969-05-27 | Ibm | Method for fabricating insulated-gate field effect transistors having controlled operating characteristics |
| US3470390A (en) * | 1968-02-02 | 1969-09-30 | Westinghouse Electric Corp | Integrated back-to-back diodes to prevent breakdown of mis gate dielectric |
| US3636385A (en) * | 1970-02-13 | 1972-01-18 | Ncr Co | Protection circuit |
| JPS5122794B1 (fr) * | 1970-06-24 | 1976-07-12 | ||
| DE2144436C2 (de) * | 1971-09-04 | 1983-01-20 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Integrierte Festkörperschaltung zum Einstellen der effektiven Schwellenspannung eines Isolierschicht-Feldeffekttransistors |
| US3777216A (en) * | 1972-10-02 | 1973-12-04 | Motorola Inc | Avalanche injection input protection circuit |
| JPS5299786A (en) * | 1976-02-18 | 1977-08-22 | Agency Of Ind Science & Technol | Mos integrated circuit |
| JPS5435756A (en) * | 1977-08-25 | 1979-03-16 | Mitsubishi Electric Corp | Photo switch |
| US4204131A (en) * | 1977-10-11 | 1980-05-20 | Mostek Corporation | Depletion controlled switch |
-
1980
- 1980-06-30 JP JP9011780A patent/JPS5714216A/ja active Pending
-
1981
- 1981-05-07 US US06/261,298 patent/US4456939A/en not_active Expired - Lifetime
- 1981-05-22 FR FR8110281A patent/FR2485808A1/fr active Pending
- 1981-06-29 DE DE19813125470 patent/DE3125470A1/de active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54146975A (en) * | 1978-05-10 | 1979-11-16 | Nec Corp | Protection circuit of semiconductor device |
| JPS5570071A (en) * | 1978-11-21 | 1980-05-27 | Mitsubishi Electric Corp | Mosic protective circuit |
| EP0042305A2 (fr) * | 1980-06-18 | 1981-12-23 | Kabushiki Kaisha Toshiba | Transistor MOS avec protection contre le claquage |
Non-Patent Citations (1)
| Title |
|---|
| ABJP/80 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2544438A1 (de) * | 1974-10-22 | 1976-04-29 | Ibm | Integrierte ueberspannungs-schutzschaltung |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3125470C2 (fr) | 1992-01-23 |
| DE3125470A1 (de) | 1982-03-25 |
| US4456939A (en) | 1984-06-26 |
| JPS5714216A (en) | 1982-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2485808A1 (fr) | Circuit de protection d'entree pour dispositif semi-conducteur | |
| EP0409746B1 (fr) | Circuit intégré VDMOS/logique comprenant un transistor vertical déplété et une diode zener | |
| FR2631167A1 (fr) | Circuit integre comportant une protection contre les decharges electrostatiques | |
| JPH06196634A (ja) | 空乏制御型分離ステージ | |
| EP0316211A1 (fr) | Circuit intégré protégé contre des décharges électrostatiques, avec seuil de protection variable | |
| US4481521A (en) | Insulated gate field effect transistor provided with a protective device for a gate insulating film | |
| US20010042887A1 (en) | Integrated circuit devices that use antiparallel diodes to reduce damage during plasma processing | |
| FR2982416A1 (fr) | Dispositif electronique de protection contre les decharges electrostatiques | |
| EP0742591B1 (fr) | Composant de protection complet de circuit d'interface de lignes d'abonnés | |
| FR2597262A1 (fr) | Circuit integre a semi-conducteur avec condensateur de derivation associe a son cablage | |
| FR2694851A1 (fr) | Circuit de tirage vers un état déterminé d'une entrée de circuit intégré. | |
| EP0289431B1 (fr) | Circuit intégré protégé contre des surtensions | |
| US5895958A (en) | Input protection circuit for use in semiconductor device having an improved electrostatic breakdown voltage | |
| FR3009432A1 (fr) | Circuit integre sur soi muni d'un dispositif de protection contre les decharges electrostatiques | |
| FR2636481A1 (fr) | Diode active integrable | |
| FR2487582A1 (fr) | Dispositif semi-conducteur du type metal-oxyde semi-conducteur | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2742933A1 (fr) | Composant statique et monolithique limiteur de courant et disjoncteur | |
| FR2712428A1 (fr) | Commutateur bidirectionnel à commande en tension. | |
| FR2458907A1 (fr) | Transistor a effet de champ a tension de seuil ajustable | |
| WO2014057112A1 (fr) | Circuit integre comportant des transistors avec des tensions de seuil differentes | |
| FR2490405A1 (fr) | Dispositif a circuit integre semi-conducteur | |
| FR2471048A1 (fr) | Structure et procede de montage d'un composant semi-conducteur principal et d'un circuit auxiliaire | |
| US5977592A (en) | Semiconductor device having an improved structure and capable of greatly reducing its occupied area | |
| JP2001274262A (ja) | Ｍｏｓｆｅｔｓ用デュアル・ゲート酸化物の代替物を製造する方法 |